This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(13) 6本国特許庁 (JP)

m公開特許公報 (A)

(11)特許出庭公院書号

特開平8-306853

(43)公開日 平成8年(1956)11月22日


(51) Int. C1. * HOIL 23/50	监别记号	庁内整理背号	F HUIL 13/50	٥			技術表示医療
21/60	311		21/60		311	2	
23/12			13/21		311		
23/28	•		23/12			l	
			事室以"求 东	设次	課業項の数 1	7 OL	(全20页)
21)出班委号	特默平7-110	3 8 0	(71)出票人	0 0	000522:	3	
				E±	通株式会社		
(22) 出籍 6	平成7年(199	5) 5月9日		神疾	川県川県市中川	医上小田	3中4丁目1章
			1	1 5			
			(72) 完明者	## ##	原大		
				神奈	川県川崎市中国	区上小田	9
					三士通株式会社		
			(72) 発明者		光章		
				神奈」	11集川崎市中部	区上小田	Ф1015 &
					1. 主通体式会员		
			(74)代度人		生 伊莱 忠彦		
							最終質に続く

(54) 【兒明の名称】半導体装置及びその製造方法及びリードフレームの製造方法

(57) 【星约】

【目的】本見明に半選体チップ及びリードを展取対止した構成を有した半選体を度及びその製造方法及び当び半選体を度に用いるリードフレームの製造方法に関し、半選体チップの情報性を維持しつつ外部電極線子の保保化、製品コストの低級及び生産効率の向上を図ることを目的とする。

【核成】第1のピッチで発極パッド6が形成された半期体チップ2と、発極パッド6とワイヤ8を介して電気的に接続されるリード3と、半線体チップ2を対止する対止が取り、か記り、1のピッチとはなる第2のピッチで形成すると共に、和記封止関係4とのも第2のピッチで形成すると共に、和記封止関係4年8年パッド6とリード3との間に引き回されたワイヤ8年対止し、かつ前記突起9を対出させるよう配投したものである。



【特許請求の範囲】

【鉄束項1】 第1のピッチにて形成された電磁パッド が形成された半導体チップと。

前記電極バッドと配線を介して電気的に接続されるリー ۴Ł.

前記半導体チップを封止する封止制能とを具備する半導 体装置において.

府記リードに外抵技院竣テとなる突起を、上記第1のビ ッチと異なる第2のピッチで形成すると共に、

き回された配珠を封止し、かつ前疋兵起を貸出させるよ う配数されることを特徴とする半導体整度。

【は求項2】 第1のピッチにて形成された電極パッド が形成された半導体チップと、

前記章極パッドと配象を介して章気的に住席されるリー

前記半導体チップを封止する対止根限とを具備する半速 体装置において、

前記リードに外部技統端子となる突起を上記第1のピッ チと異なる第2のピッチで形成すると共に、

南記半導体チップに形成された前記電極パッドの配益面 を基準とし、前記配数面における前記封止樹脂の厚さ が、前記配改画から前記突起までの高さ寸注以下で、か つ前記配数面から前記配線までの高さ寸往以上となるよ う構成したことを特徴とする半導体装置。

【数求項3】 証求項1または2記載の半調体装置にお

D記半事体チップと前記リードとをポリイミド頭を接着 『として接合したことを特徴とする単編体装置』

□装置において.

1足突起を前記リードと一体的に形成したことを特徴と 「る牛塩体装置」

「蘇水頂5」 鉄水項1万至4のいずれかに記載の半さ -装置において、

花配具としてワイヤモ用いたことを特徴とする予選体

諸求項6) 請求項1乃至5のいずれかに記載の半課 装置において、

記突起にパンプモ形成したことを特徴とする半導体器 (0)

意太項7】 外部接款端子となる部位に突起が形成さ てなるリードを形成するリード形成工程と、

記り一ド疾いは半導体チップの少なくとも一方にポリ ミド麻を配設し、前記ポリイミド族を介在させて前記 ードと前記半導体チップを所定控圧力で存圧しかつ所 皇彦に加熱することにより、前記ポリイミド棋をはな 人名艾斯 萨拉兰 经人物护业减速产品 代人多用会长人用

一ドとを配算を引き回し技術することにより、 約記章艦 パッドと前記リードとを電気的に接続する投稿工程と、 前記配算及び前記半導体チップの所定範囲或いは全部を 封止すると共に、前記突起の少なくとも最面を貫出する よう封止獣脂を配設する封止巣脂配益工性とを具備する ことを特徴とする半導体装置の製造方法。

【請求項8】 請求項7記載の半退体装置の製造方法に おいて.

前記録合工程でポリイミド祭により前記リードと前記半 前記針止指指が耐記を揺パッドと前記り一ドとの間に引 (O 媒体チップを接触する数、前記ポリイミド数として層面 に熱可量性を有する推奪用を配設したものを用いたこと を特徴とする半導体装置の製造方法。

> 【訴求項9】 数求項7または8記載の半選件基準の型 造方圧において.

> 前記技能工程で、前記電腦パッドと前記リードとモダイ レクトリードポンディング法により名気的に接収したこ とを特徴とする半導体装置の製造方法。

【は求項10】 インナーリード部とアウターリード部 とそ有した複数のリードが形成されたリードフレームに 10 BUT.

前記アウターリード部のリードピッチに対して前記イン ナーリード髭のリードピッチモ小さく設定すると共に、 **収記アウターリード部に一体的に突起を形成したことを** 特徴とするリードフレーム。

【諸求項11】 は本項10記載のリードフレームにお いて.

前記アウターリード部のリードピッチ (P...) と前記 突起の形成位置における前記リードの序さ(W)とが略 等しく(P...キW)、かつ枸杞インナーリード部のリ 【紋求項4】 「訳求項1乃至3のいずれかに記載の半線 30 ードビッチ(P...)が前記アウターリード系のリードビ ッチ (P...) の略半分のピッチ (P...=P... /2) であることを特徴とするリードフレーム。

> 【雑水項12】 雑求項10または11記載のリードフ レームの製造方法において、

> 基材に前記交配の形成位置にマスクを配設した上で、前 記書材に対してハーフエッチングを行う第1のエッチン グエセと、

> 前記第1のエッチング工程の終了後、前記リード形成位 ほにマスクモ配放した上で、前記番材に対してエッチン グモ行いリードを形成する第2のエッテング工程とモ具 備することを特徴とするリードフレームの製造方法。

> 【鉄求項13】 超水項10または11記載のリードフ レームの製造方法において、

> 重ね合わせることにより前記交起の所定をさせたとなる よう低年が退定された第1の基材と第2の基材を用意

前記第1の番材に、中面視した際に向記り一下の形状と 经产生产权工程设备工作品的过去式和工程设备工作的过去式和过去分词

配するよう交配パターンを形成する交配パターン形成工 程と、

3

前記リードパターンが形成された前記第1の基材と、向 記典記パターンが形成された前記第2の基材を重ね合わ せ、前記典記の形成位置において前記リードパターンと 前記典記パターンが根層されるよう前記第1の基材と前 記第2の基材とを接合する接合工程と、

前記第1の基材及び第2の基材の不要部分を除立する除 去工程とを具備することを特別とするリードフレームの 製造方法

【資求項14】 「鉄求項10または11記載のリードフ シームの製造方法において、

基材に、平面技した既に約むリードの形状となるようリードパターンを形成するリードパターン形成工程と、 和むリードパターン形成工程法、形成されたリードパターンの所定位置に約む突起を形成する突起形成工程とを

具備することを特徴とするリードフレームの製造方柱。 【蘇米項15】 「熱水項14 配載のリードフレームの製 造方法において。

前記突起形成工程は、前記リードパターンの所定位置に 10 ブ)のレイアウトとなってしまう。 パンプを単数或いは複数限分量ねることにより前記突起 【0007】一般に半線体チップの を形成したことを特徴とするリードフレームの製造方 ウトは半線体製造メーカをに異なっ

【請求項】6】 請求項14記載のリードフレームの貸 進方法において、

和記典起形成工程は、前記リードパターンの所定位数に 課電性部材を配設することにより前記架起を形成したこ とを特徴とするリードフレームの製造方法。

【森水項17】 盆水原14記載のリードフレームの製造方法において、

前記突起形成工程は、前記リードパターンの所定位置を 歴住加工することにより前記突起を形成したことを特徴 とするリードフレームの保証方法。

【発明の詳細な説明】

(0001)

【産業上の利用分野】本発明は半導体装置及びその製造 方法及びリードフレームの製造方在に係り、特に半導体 チップ及びリードを樹脂対止した模成を有した半導体装置及びその製造方法及び当該半導体装置に用いるリード フレームの製造方法に関する。

【0002】近年、電子扱移のダウンサイジング化に伴い、半導体装置の高密度化及び半減体装置の高密度実施化が図られている。一方で、電子接続の信頼性の向上も型まれており、これに伴い半選体装置の信頼性も向上させる必要がある。更に、半導体装置は製品コストの保険も望まれている。

【0002】よって、上記したさ電気を放足しうモギは 体保管が空まれている。 ップチップ方式の実装核達が知られており、マルチ・デップ・モジュール(M C M)において広く用いられている。このM C M で用いるフリップチップ実装は、細胞に止をしていない半導体チップ(ペアチップ)の電極パッドにパンプを形成しておき、このペアチップを基板(マザーボード)に形成された電極節にフェースダウンボンディングすることにより実装する核成とされている。

(0005)上記のフリップテップ方式の実装技法を用いることにより、高色度に半導体製造をマデーボードに配数することが可能となり、またペアテップに直接形成されたパンプを用いてマザーボードに電気的に接続されるため、電気的特性を向上させることができる。

[0006]

【発明が解決しようとする意味】しからに、歯脂封止がされていないペアチップは、耐熱性、協成的強度、及び耐健性が強いという問題点がある。また、ペアチップに形成されている電性パッドに直接パンプが形成され外部 接環境子を形成するため、ペアチップに形成されている 中学ペアドのレイアウトがそのままが節接疾線子(パンプ)のレイアウトとなってしまう

【0007】一般に半線体チップの電極パッドのレイアウトは半線体製造メーカ板に異なっており、 従って両一 磁能を有する半線体装置であっても、ユーザ側で半線体装置の電域(製造メーカ)に対応するようマザーボードの配線パターンを設計する必要がある。このように、 従来のペアチップを用いた実装構造では、半返体装置の外部電極端子の原体化がされていないことにより、 生態体装置とマザーボードとのマッチング性に欠け、 ユーザ網での負担が重くなるるという問題点があった。

30 【0008】また、これを解決するためにチップ表面に プロセス処理を行い、配算を引き回すことにより原体化 を図ることが考えられるが、この様式では配算の引き回 しに蒸な底を有する多くの工程を必要とし、製品コスト の上昇及び生産効率の低下を招いてしまうという問題点 があった。

【0009】 本見朝は上記の点に超みてなされたものであり、半途体チップのは保性を維持しつつ外部電極端子の標準ル 製品コストの低減及び生産効率の向上を図りうる半線体装定及びその製造方法及びリードフレームの 製造方法を提供することを目的とする。

[0010]

【鉄路を展戻するための手段】上足の鉄路は下記の各手段を繰じることにより解決することができる。鉄水項1 記載の発明では、第1のピッチにて形成された栽植パッドが形成された半退体チップと、前記型値パッドと記録 を介して電気的に理論されるリードと、収配半端体チップを対止する対比を振さまたのできまるよう

された配牌を封止し、かつ前紀交長を耳出させるよう配 **☆されることを特徴とするものである。**

【0011】また。諸求項2記収の発明では、第1のピ ッチにて形成された電極パッドが形成された半導体チッ ブと、前記章極パッドと記録を介して単気的に接続され るリードと、前記半端体チップを討止する封止説罪とを 具質する半退体装置において、前記リードに外部接換減 子となる疾症を上記雲1のピッチと異なる第2のピッチ で形成すると共に、前記半導体チップに形成された前記 。 電低パッドの配設面を基準とし、前記配設面における前 10 ード側に一体的に突起を形成したことを特定とするもの 記封止樹脂の厚さが、前記配設面から前記突器までの高 さ寸法以下で、かつ前記記改置から前記記載までの高さ 寸柱以上となるよう様成したことを特徴とするものであ

【0012】また、技术項3記数の発明では、前記試決 項1または2記載の半退体装置において、前記半導体チ ップと前記リードとをポリイミド餌を頂着剤として接合 したことを特位とするものである。

【0013】また、請求項4記載の発明では、別記請求 項1万至3のいずれかに記載の半導体禁煙において、和 20 記突起を前記リードと一体的に形成したことを特徴とす るものである。また、政求項5記載の発明では、和記録 **坎頂1万至4のいずれかに記載の半退休装置において、** 前記配額としてワイヤを用いたことを特徴とするもので ある.

【0014】また、蔬求項6記載の発明では、煎記蔬求 項1万至5のいずれかに記載の半導体装置において、紋 記突起にバンブを形成したことを特屈とするものであ る。また、蔬菜項7記載の発明では、半導体装置の製造 れてなるリードを形成するリード形成工程と、前足リー ド或いは単遺体チップの少なくとも一方にポリイミド版 を配放し、前花ボリイミド駅を介在させて約記り一ドと 刷記半導体チップを所定押圧力で押圧しかつ無定温度に 加熱することにより、 約記ポリイミド原を接着剤として **印記リードと印記半級体チップとを接合する接合工程** と、前記中選体チップに形成されている名様パッドと応 記り一ドとを配款を引き回し接続することにより、 前記 を極パッドと前記リードとを意気的に依頼する推断工程 51.毛封止すると共に、和記兵器の少なくとも卒産を奪出 「るよう封止を履を配設する封止制度配設工程とを負債 ⁻ろことを特徴とするものである。

〔0015〕また、線水項8記載の発明では、前記線水 ・7 記載の単端体装置の製造方法において、前距接合工 ・でポリイミド際により約定り一ドと前記半導体チップ 保有する際、前記ポリイミドはとして原面に移列要性 有する接着前を成設したものを思いたことを決定とす

項7または8に記載の中選件禁匿の製造方法において、 前記弦技工程で、前記覚極パッドと前記リードとモダイ レクトリードポンディング性により電気的に復席したこ とを拝覆とするものである。

【0017】また、誤求項10記載の発明では、インナ ーリード郎とアウターリード邸とそ有した従気のリード かお庇されたリードフレームにおいて、前記アウターリ ード部のリードビッチに対して舵だインナーリード部の リードピッチを小さく数定すると共に、前応アウターリ である.

【0018】また、雄宗項11記載の発明では、前記録 求項10記載のリードフレームにおいて、 点足アウター リード部のリードピッチ(P...) とれ記葉尼の形成位 星における前記リードの序さ(W)とが話与しく(P ... 乓W). かつ前記インナーリード鉱のリードビッチ (P:.) が粒配アウターリード舐のリードピッチ (P ...) の略半分のピッテ (P...ェ P... / 2) であるこ とを特徴とするものである。また、ロボ県12記載の見 朝では、前記算求項10または11記載のリードフレー ムの製造方法において、番材に前記突起の形成位置にマ スクを配設した上で、前記基材に対してハーフェッチン グモ行う第1のエッチング工程と、前記第1のエッチン グ工程の終了後、約記リード形成位置にマスクを配放し た上で、和記蓋材に対してエッチングを行いリードモ形 成する第2のエッチング工程とも具備することを特徴と するものである。

【0019】主た、放水項13記載の見勢では、前記鉄 求項10または11記載のリードフレームの包造方法に 方法において、外部は政策子となる即位に交尾が形成さ 10 おいて、基ね合わせることにより前記交長の所定高さす **法となるよう仮厚が選定された第1の基材と第2の基材** を用意し、前記第1の基材に、平面視した保に前記り一 ドの形状となるようリードパターンも形成するリードパ ターン形成工程と、約記第2の基材に、少なくとも前記 突起の形成位置に位置するよう突起パターンを形成する 突起パターン形成工程と、粒記リードパターンが形成さ れた前記第1の差材と、前記突起パターンが形成された 叙記第2の基材を重ね合わせ、前記突起の形成位置にお いて前記リードパターンと前記交足パターンが技程され こ、和記記線及び前記半導体チップの所定範囲或いに全 40 ろよう前記第1の基材と前記第2の基材とを接合する接 合工程と、航記第1の盗材及び第2の盗材の不要部分を 除去する除去工程とを具備することを特徴とするもので

> 【0020】生た、抹水頂】4定程の発明では、和記録 ハティッぱたは11記載のリードフレームの製造方法に おいて、番材に、中面接した際に創起り一ドのおけとな さようリートバターンを形成するリードバターン形成工

【0021】また、秋水項15記載の発明では、前記誰 求項14記載のリードフレームの製造方法において、前 尼突起形成工程は、前記リードパターンの所定位置にパ ンプモ単数吹いは複数状み重ねることにより前足疾起を 形成したことを特徴とするものである。

1

【0022】また、顕求項16記載の発明では、前記録 **ボ項14記載のリードフレームの製造方法において、前** 記交起形成工程は、前記リードパターンの所定位置に導 名性即材を配設することにより和記典器も形成したこと。 そ特徴とするものである.

【0023】更に、銀水項17記載の発明では、前記録 求項14記載のリードフレームの製造方法において。前 記契起形成工程は、前記リードパターンの所定位置も登 性加工することにより前記突起を形成したことを特徴と するものである.

[0024]

【作用】上記した各手段は、下記のように作用する。且 求項1及び請求項2記数の発明によれば、半導体チップ は野止樹間により封止されるため、耐熱性、機械的住民 . ドモリード及び配線を用いて引き回すことができるた め、リードのレイアウトを竜雀パッドのレイアウトに拘 わらず設定することが可能となり、実装基底とのマッチ ング性を向上させることができる。また、対止指揮は引 き回された配数を確実に保護するためこれによっても個 領性を向上させることができ、また外部推紋媒子は封止 樹脂から其出しているため実際基底との電気的技技を発 実に行うことができる。

【0025】また、缺求項3記載の発明によれば、追索 半導体チップとリードとの絶縁材として配設されるポリー30 イミド駅を接着剤として用いてるため、半線体チップと リードの絶縁とほ合を一括的に行うことができる。よっ て、絶縁材と接着剤とも別数に配設する構成に比べて構 造の簡単化及び製造の容易化を図ることができる。

(0026)また、放水項4記載の発明によれば、疾足 をリードと一体的に形成したことにより、交尼とリード も別館の材料により構成する場合に比べて構造の簡単化 を図ることができる。また、緯水頂 5 記載の発明によれ ば、配珠としてワイヤを用いたことにより、向記したな 極パッドとリードとの間における記載の引き回しを容易 (0) に行うことができる。

【0027】また、請求項6記載の発明によれば、突起 にパンプを形成したことにより、突尼を直接実芸差板に 実装する構成に比べて、半導体装置の実装基板への接続 を容易に行うことができる。また、誰太祖7記駐の兵明 によれば、接合工程においてポリイミド版を原定規度かっ つ所定押圧力下に置くことによりは若黙化させ、 これに

【0028】また、関税工程では半速体チップに形成さ れている危極パッドと前記リードとを配換を引き回し反 **味ずるため、この引き回しを選重設定することにより、** 急極パッドのレイアウトに対してリードのレイアウトを 変更することが可能となる。また、半異体装置はリード 形成工程。接合工程,接现工程及び对止撤降配款工程の 4工板のみで製造される。このように少ない工程で半点 体器屋が製造されるため、生産効率も向上させることが てきる.

【0029】また、は水塩8花転の発明によれば、ボリ イミド原として両面に無可塑性を有する技术的を配設し たものを用いることにより、ポリイミド酸に印加する協 皮等も所定範囲内に制御することなく接合処理を行うこ とができるため、接合処理を容易に行うことができる。 【0030】また、雌求項9記載の発明によれば、按於 工程で、電医パッドとリードとをダイレクトリードポン ディング住を用いて電気的に接続するため、簡単かつ経 実に耄極パッドとリードとの接続処理を行うことができ る。また、抹求項10及び貸求項11記載の発明によれ 及び耐湿性を向上させることができる。また、電医パッ 20 ば、アウターリード部のリードピッチに対してインナー リード新のリードピッチが小さく放走されているため、 インナーリード部が電気的に推放される半導体チップの 2匹パッドの配数ピッチが小さくてもこれに対応させる ことができ、かつ実装基板と電気的に推続されるアウタ ーリード郎のリードビッチは大きいため、実装差仮への 実装位を向上させることができる。また、突起がアウタ ーリード部に形成されることにより、この突起を外部は 肤哉子して用いることができ、これによっても実装性を 向上させることができる。

【0031】また、森水頂12記載の発明によれば、第 1のエッチング工程において突起の形成位置にマスクを 配取した上で基材に対してハーフェッチングを行うこと により 空紀形成位置を除く部分の仮原を得くし、更に 第2のエッチング工程においてリード形成位置にマスク モ配款した上で第1のエッテング工程が終了した品材に 対してエッチングを行うことにより、突起が一体的に形 成されたリードを形成することができる。

【0032】ここで、リードも形成する時にリードのピ ッチは蓄材の低厚により決定されてしまう。具体的に は、リードのピッチは基材の低度と結算しいピッチにし か形成することはできない。よって、薄い板厚も用いる 促リードビッチを狭ビッチ化することができる。

【0033】ところが、突起が形成されるリードでは基 材の仮厚は突起の高さにより決まってしまい、突起の高 さと楽しい佐厚を有する基材を単にエッチング処理した のでは我ピッチのリードを形成することができない。し かるに、上記のようにありのエッチング工程におして来

も狭ピッチのリード形成を行うことが可能となる。尚、 上記説明から明らかなように、交起の配数ピッチは基材 の仮母と結等しいピッチまではピッチ化することができ

【0034】また、請求項13記載の発明によれば、第 1の基材及び第2の基材は重ね合わせることにより発起 の所定高さ寸圧となるよう毎年が選足されているため、 各基材の仮厚は突起の高さ寸法より小さな厚さとされて、 いる。リードパターン形成工程では、この板厚の深い第 1の名材に対してリードの形状となるようリードパター (0 (0041)また。インナーリード部3aと半導体チッ ンを形成するため、先に炭朝した板原とリードピッチの 関係により、形成されるリードパターンのリードピッチ を狭ピッチ化することができる。

【0035】また、突起パターン形成工程において第2 の基材に少なくとも前記会器の形成位置に位置するよう 突尼パターンを形成し、接合工程において上記第1の基 材と第2の基材を重ね合わせ複合することにより、突起 の形成位置においてリードパターンと突起パターンが稼 履され、この位置における低厚は突起の所定高さとな る。続く除去工程では不要部分が除去されリードが形成 70 ている。 される.

【0036】従って、上記のようにリードパターンの形 丘時には彼耳は薄いためリードピッチを狭ピッチ化する ことができ、虫た突起形成位置においてはリードパター ンと交起パターンが枚用されることにより所定高さの交 起も形成することができる。また、請求項14記載の発 明によれば、リードパターンを形成するリードパターン 形成工程と、突起を形成する突起形成工程とを別なに行 うことにより、番材の厚さも英尼の高さに向わらず正定 することができ、よって薄い蓋材を用いることによりり、10 厚さ(図中、矢印目で示す)が、底面から突症9の先端 ードバターンの技ピッチ化を図ることができる。また、 突起形成工程においては、任意の高さを有する突起も形 成することが可能となり、設計の自由度を向上させるこ とができる.

【0037】 気に、 技术項15万至17記載の発明によ れば、突起形成工程において突起の形成を容易に行うこ とができる。

[0038]

【実施例】次に本発明の実施例について図面と共に武明 する。図1及び図2は、本発明の一実施例である半導体 装置1を示している。個1は半導体装置1の断面図であ り、また図2は半導体装置1を底面図である。

【0039】 方図に示されるように、半導体設定 1 は大 移すると半年はチップで、複数のリード3、対止を配 1.及びパンプ5年によりは成されている。半点はテッ ブ2は、底面の中央位置には低の電域パッド 6 が一邦に 利益されている。また、複数のサード3に、云ベインボ

【0040】このポリイミド原7は、半導体チップ2の <u>ニニに応成された回路低2Aとリード3とそ電気的に絶</u> - 歴する絶縁断材として機能すると共に、仮迹するように ポリイミド限?は半導体チップ2とリード3とを径合す る疾者就として疑惑している。このように、ポリイミド 原 7 に絶縁郎材と推考期の双方の極能を持たせることに より。絶跡材と推着剤とも別園に記録する棋式に比べ、 半端体装置1の構造の簡単化及び製造の容易化を図るこ __とができる。

プ2に形成された電極パッド6との間にはワイヤ6が配 敢されており、このワイヤ8を介して半端体チップ2と リード3は電気的に接続された様式とされている。某 に、モリード3に設けられたアウターリード起36の所 定位置には、外部技統第子となる交起9が一体的に形成 されている。上記其成とされたリード3は、各回に示さ れるようにその大部分が中幕はチップ 2 の底面上に配設 された根底の、いわゆるリード・オン・チップ (LO C)横造となっており、半年体装置1の小型化が図られ

「『『』』)また、封止御賀4は例えばエポキシ樹龍上 りなり、彼述するようにモールディングにより形成され ている。この対止困痛 4 は、半萬年チップ 2 の底面及び 側面の所定範囲に配設されている。しかるに本実施例で は、半導体チップ2の上面においては、放熱性を向上さ せる面より封止樹雄4は配款されていない構成とされて いる. .

【0043】上記封止密羅4は、半点はチップ2の電塔 パッド6の配数面(底面)も基体とし、この底面からの までの高さ寸法(図中、矢印Wで赤寸)以下で、かつ底 面からワイヤ8のループ最上部までの高さ寸法(図中、 矢印りで示す)以上となるよう様成されている(カSH ≦W)。この核症とすることにより、突起9の少なくと も先端部98は確実に対止樹脂4から森出し、またワイ ヤB及び突起9の森出部分を除くリード3は封止出路4 に封止された構成となる。

【0044】このように、本実施例の単導体装置1位、 半退休チップ2の所定範囲(上面も味く郎位) を封止能 肝で、これ止された構成となるため、耐熱性、機能的強度 及び副伝性を向上させることができる。また、封止総解 4 はワイヤ 8 を確実に保証するため、これによっても半 連体装置1の信頼性を同上させることができ、 更に外部 接根菜子となる茶品9の少なくとも先端那92は花実に 封止階段もから其出するため、実装正板10との電気的 厚根を確実に行うことができる。

[0045] ここで、図25用いて単独世界。プロの成

ている。周辺に示されるように、リード3は雑様するイ ンナーリード部3aのリードビッチ(②中、矢印P。で 示す)が原接するアウターリード配ろりのリードビッチ (図中、矢印P... で示す) よりも小さくなるよう形成 されている。具体的には、インナーリード配3ヵのリー ドピッチP.. はアウターリード 邸 3 bのリードピッチP ... の助半分のピッテ (P1.ニP... /2) となるよう 横成されている。また、後に詳述するように、アウター リード即3トのリードドッチP... 上央尼9の形成位置-,-におけるリード3の厚さWとが貼寄しくなるよう模式さ 10 れている (P... 与W).

【0046】上足のように、アウターリード邸3Bのリ ードピッチP... に対してインナーリード貼3gのリー ドビブテアンが小さく発定されることにより、インナー ツード邱3aが看気的に延迟される半選体テップ2の会 低パッド6の配設ピッチが小さくてもこれに対応させざ ことができ、かつ実装装板10と電気的に接続されるア ウターリード群3b(夾起9)のリードピッチP... は 大きいため、半導体装置1の実装基板10に対する実装 性を向上させることができる。

【0047】一方、本実施例に係る半鼻体装置1は、半 導体テップ2に配設されている電極パッド6に直接パン プラを形成し実装蓄板10に技統するのではなく、 電板 パッド6とインナーリード部3aとの間にワイヤ8モ引 き回した上でリード3を介して実装基板10に接続する 似成とされている。従って、電低パッドGをリード3及 びワイヤ8モ用いて引き回すことができるため、リード 3のレイアウトを電極パッド6のレイアウトに拘わらず 設定することが可能となる.

【0048】具体的には、図2に示す例では、半導体チ 30 ップ2の中央に形成されている電極パッド6をワイヤ8 及びリード3を用いて引き回し、外部技統選子となる突 起9を半導体チップ2の外周位置に引き出している。ま た、図3に示されるように、電極パッド6が半退体チッ プ2の外周位置に形成されている場合には、本発明を迅 用して電極パッド6をワイヤ8及びリード3を用いて引 き回すことにより、電板パッド6の形成位量より内倒に 外部技統成子となる突起9を形成することも可能であ る。更に、図4に示されるように、外部技術セテとなる 唯となる.

【0049】このように、竜雀パッド6モリード3及び ワイヤ8を用いて引き色すことが可能となることによ り、実装基板10と半導体装備1とのマッチング住を向 上させることができ、外部技統領子となる突起9のレイ アウトを原母外部技統指子のレイアウトにな易に設定る ことができる。よって、半点体装置!を用いるユーザ鉄 の食塩を貯蔵することができる。

は、リード形成工程、任合工程、接続工程及び封止程法 配数工程の基本となる4工程と、これに付属するパンプ 形成工程。 試験工程の 2 工程を行うことにより設定され る。以下、杏工程毎に放铣するものとする。

1:

【0051】回5万至四9はリード形成工程の第1実施 例を示している。このリード形成工権は、 リード3の品 材となるリードフレーム11を形成するための工程であ c. リードフレーム11を形成するには、先ず回5に示 されちょうな平板状の差別12を肩まする。この姿で! 2は、例えば4.2プロイギのリードフレーム材料であ り、またその被揮は形成しようとする突起9の高さった Wと等しいものが選定されている。

【0052】上尺の番材12に対しては、先十回6に示 さぎるようにマス213(似地で茶す)が在いまれる。 このマスク13は、所定の英尼9の形成位置(図中、お 照得号14で示す)及びクレドール形成位置(図中、お 既符号 115 で示す)に配立される。

【0053】上記のようにマスク13が配数されると、 吠いて基材12に対してハーフェッテング処理 (第1の 10 エッチング工程)が実施される。本実施例においては、 ウエットエッチングはにより番材12に対してハーフェ ッチング処理を行っている(ドライエッチング処理等の 也のエッチング方法を用いることも可能である)。 また エッチング時間は、エッチングにより設会される部分 (図6で白味をで示される部分)の厚さが、基材12の 板厚Wの半分の寸法(W/2)となるよう設定されてい

【0054】このハーフエッテング処理が終了し、マス ク13を取り除いた状態を図7に示す。この状態では、 突起9の形成位置14及びクレドール形成位置15のみ が元の基材12の厚さWを投持しており、他の部分(ま 照符号16で示す) はハーフエッテングによりその年さ サルはW/2となっている。

【0055】上記のようにハーフエッチング処理が終了 する。疣いて図るに示されるように所定のリード3の形 成位置(参照符号18で示す)及びクレドール形成位置 15にマスク17 (製地で示す) を配数した上で、この 基材12に対してエッチング処理を行う。

【0056】上記のようにマスク17が配款されると、 突起9モ半退体テップ2の外側位置に配設することも可(4) 扱いで善材12に対してエッチング処理(第2のエッチ ング工程)が実施され基材12のマスク17が配款され た位置以外の部分を除去する。これにより、図9に示す リード3の所定形状を有した状数のリード3を具備する リードフレーム11が形成される。向、必要に応じてこ のリードフレーム11の所定品位(リード3の形成位) 二、にユスッキ等を載してもよい。

> 【0057】このように形成されたリードフレーム11 はってードライン・チェリー・ロスト マウカーリード

ーリード町3a及び突起9の形成位置を除くアウターリ ード節3bの厚さ寸法はW/2となってる。

【0058】ここで、リードピッチと基材12の板厚と の関係について収明する。何妃したように、リード3を 形成する以にリード3のピッチは差材12の板厚により 決定されてしまい、具体的にはリードピッチは差材 1 2 の低厚と終等しいピッチにしか形成することはできな い。よって、蓋材12の仮厚が薄い程リードピッチを挟っ ピッチ化することができる。

は盖材12の坂厚は突起9の高さにより決まってしま い、突起9の高さと等しい低厚を有する基材12を単に エッチング処理したのでは狭ビッチのリードを形成する ことができない。しかるに、上記したように気孔のエッ チング工役においてハーフエッチング処理を実施するこ とにより、突起形成位置14を除き基材12の低度を買 くし(約W/2の仮原となるようにする)、更にこの存 くされた板厚を有する部分に第2のエッチング工程を実 応してリード3を形成することにより、突起9モ有する リード3であっても狭ピッチ(図1に示されるリードビ 26 のは位属決め孔であり、リードパターン23の形式時に ッチP...) のリード形成を行うことが可能となる。ま た。 向係の理由により、 交起 9 (アウターリード部 3 b) の配設ピッテ (P...) は、蓋材 1 2 の版庫Wと略 等しいビッチェで狭ビッチ化することが可能となる。 【0060】尚、具体例としては、一般にリード基材と して用いられている仮序0.10mm, 0.15mm, 0.20mmの基材を 所に挙げれば、板厚0.10saの基材ではアウターリード部 3 b及び交起 9 の最小ピッチ P... を0.10 mm (P... =). 10ee)、インナーリード部3aの最小ピッチP,, そ0.)Sam (P.,=0.05am) とすることができる。また、仮序 30 1.15ggの差材ではアウターリード低3b及び突起9の最 トピッチ P... を0.15mm(P... = 0.15mm)、インナー **リード郎3gの泉小ピッチΡ。。 €0.075ag (Γ。。 =0.07** es)とすることができる。更に、仮厚0,20mmの基材では プワターリード部3b及び突起9の最小ピッチP... モ 20em (P... =0.20em) . インナーリード和3gの最 ·ビッチ P., を 0.10 ma (P., = 0.10 mm) とすることがで

(0061)一方、突起9の形成位置に往日すると、突 39の形成位置は図6に示されるマスク13の配数位置 こより袂められる。即ち、この図 6 に示されるマスク 1 の配設位置を運営変更することにより、突起9の形成 置を任意設定することが可能となる。このため、本実 所に係るリード形成方法では、弁部技成成子となる英 9の形成位属を自由度をもって設定することができ、 って子め定められているはほお郭彦原第子位置に突尼 も容易に形成することが可能となる。

ム20を形成するには、先ず回10に示されるような第 1の差材21と、図11に示されるような第2の差材2 2 を用金する。

14

【0063】この各番材21、22は、重ね合わせるこ とにより突起9の所定高さ寸住Wとなるよう板序が遺定 されており、本実施例では各基材21、22の低度寸圧 は共にW/2に設定されている。尚、各番材21、22 の板厚はこれに限定されるものではなべ、異ね合わせる ことにより突起9の所足高さ寸柱Wとなる魚井の名にそ 【0059】ところが、突起9が形成されるリード3で(10 基材21、22で仮序を異ならせた検虹としてもよい。 【0064】因10に示される第1の基材21は、例え ば42アロイ等のリードフレーム材料により形成されて 。 おり、エッチング処理収いはプレス打ちはそ処理事で于 め車集することにより、平面貸した場合にリード3と何 一形状のリードパターン23が形成された模式とされて いる。しかるに、第1実施例で説明したリード形成工程 と異なり、この状態のリードパターン23には交起9は 形成されておらず、よってリードパターン23は全体的 にその仮斥がW/2とされている。尚、図中25で示す 一括的に形成されるものである。

> 【0065】一方、図11に示される第2の基料22 は、子め42アロイギのリードフレーム材料に対しエッ テング処理式いはプレス打ち抜き処理等を実施すること により、突起パターン24が形成された状成とされてい る。この狭起パターン24は直線状のパターン形状を有 しており、、 所定の英記9の形式位置を根架するよう機 丘されている。 尚、 図 2 6 は位置鉄め孔であり、突起パ **ターン24の形成時に一括的に形成されるものである。** 【0066】上記模成とされた第1,の基材21及び第2 の基材22は、位置決め孔25、26を用いて位置点め されつつ重ね合わされ投合される。この第1及び第2の 蓋材21、22の核合は、薬電性技管剤を用いて技者し てもよく、またな技により技合してもよい。図12は、 第1の基材21と第2の基料22とが接合された状態を 示している.

【0067】上記のように第1の基材21と第2の基材 2.2とが接合された状態で、第2の基材2.2に形成され ている狭足パターン24は、第1の基材21に形成され - 40 ているリードバターン23の所定交配形成位置の上記に 異な合わされるよう状式されている。

【0068】 配13は、リードパターン23と疾起バタ ニン2.4とが重なり合った節位を拡大して示す平面図で あり、また図14はリードパターン23と英色パターン 24とが異なり合った部位を拡大して示す例面区でも る。各区から明らかなように、岳広寸法以ノミのリード パターンででも、声じく仮想ではW/での問題(ター)

【0069】上記のように第1の番材21と第2の番材22との住合処理が終了すると、扱いて不要部分、具体的には突起パターン24のリードパターン23と交差した部分を除く部位をプレス加工等により除土することにより、図15に示すように突起9が一体的に形成されたリード3を有するリードフレーム20が形成される。【0070】上記のように、本実施例により製造されたリード3レーム20も第1実施例で製造されたリードのレーム20も第1実施例で製造されたリードのように、リードフレーム20も第1実施例で製造されたリードのように、リード3はインナーリード節3 a. アウターリード部3 b及び突起9が一体的に形成された根底となる。また、図10に示すリードパターン2 a の形成時においては、第1の番材21の板厚はW/2とされているため、先に説明した板厚とリードビッチの関係から明らかなように、狭ビッチのリードパターン2

【0071】一方、突起9の形成位置に注目すると、突起9の形成位置は第2の番材22に形成される突起バターン24の形成位置により決められる。即ち、この突起バターン24の形成位置を施室変更することにより、突起9の形成位置を任意設定することが可能となる。この 10ため、本実範例に係るリード形成方法においても、外部接近端子となる突起9の形成位置を自由度をもって設定することができ、よって子め定められている保障外部接続第子位置に突起9を容易に形成することが可能となる。

3を形成することができる。

【0072】上記のようにリード形成工程を実施することによりリードフレーム11、20(以下の扱明では、リードフレーム11を用いた場合を例に当げて扱明する)が形成されると、続いてリードフレーム11と半減体チップ2を接合するほ合工程が実施される。以下、図 1016万至図20を用いてほ合工程について扱明する。【0073】接合工程においては、先ず図16に示されるようにリードフレーム11のインナーリード節3a(接書すれば、接述する接続工程においてワイヤ8がポンディングされる配位)に全メッキを施すことにより、ポンディングパッド部27を形成する。

【0074】また、図17に示されるように、半導体チップ2の電極パッド6の形成された面には、この電極パッド6の形成部位のみが露出する機成でポリイミド度7が配益される。このポリイミド度7はガラスを移点が1 40 00~300でのものが選定されており、図17に示される状態では単に半点体チップ2に載度されただけの状態となっている。従って、ポリイミド度7が設度しないよう。半導体チップ2は電極パッド6の形成面が上部に位置するよう配置されている。向、半導体チップ2は耐履封止は行われておらずペアチップ状とされている。また、上記のポリイミド作では、半点体チップ2を形成で

設され半線はチップ2には、図18に示されるようにリードフレーム11が軽度される。この頃、リードフレーム・1 に形成されているリード3(インナーリード 邸3a)と、半線体チップ2に形成されている電極パッド Eとが核皮よく対向するよう、リードフレーム1 1 に位置決めされる。

【0076】上記のようにリードフレーム11が半退体チップ2上の所定位置に収置されると、狭いて図19に示されるように依異28が終下し、リードフレーム11を半異体チップ2に向け存圧する。また、この形象28は加熱装置を具備しており、位異28で発生する熱はリードフレーム11を介してポリイミド膜7に印加される。

【0077】上記ポリイミド版7は、半導体チップ2とリードフレーム11とそな気的に延帰する連帰部が、本発明者はこのポリイミド限7を所定の製焼条件下に保くことにより接着剤として無能することを発見した。 具体的には、ポリイミド級7としてガラス転移点が100~30でのものを使用し、かつこのポリイミド旗7をガラス転移点+100~200でに加熱すると共に、1~1~ス。1/cm/の神圧力を印加することにより、ポリイミド級7は接着剤として複雑するようになる。

【0078】よって、本実施所では上記の点に住目し、半週本デップ2とリードフレーム11との接合時に、治見28に設けられているヒータによりポリイミド級7をガラス転移点+100~200でに加熱すると共に、治見28の加工によりポリイミド項に1~10kg【/cm'の仲圧力を印加する横丘としている。これにより、ポリイミド項7は限着所として機能するようになり、半端体テップ2とリードフレーム11とモポリイミド項7を用いて接着することが可能となる。

【0079】上記機成とすることにより、従来では必要とされたポリイミド額を半端がチップ2及びリードフレーム11と様常するための推着剤は不要となり、 飲品コストの低減及び半端体装置1の組み立て工数の低減を図ることができる。図20は、半線体チップ2とリードフレーム11とがポリイミド和7により様合された状態を示している。

【0080】前、半端体チップ2とリードフレーム11 こしにこは、ポリイミド膜でも用いて接合する方法に関 定されるものではなく、従来のようにポリイミド状の局 面に接着剤を強布しておき、この接着剤によりポリイミ ド膜を介在させた状態で半端体チップ2とリードフレーム11とを接合する方法を用いてもよい。この構成で は、ポリイミド様に対する速度制御及び存在力制のが不 むとなり、存台工程を発生にまれてもことができる。

ド3と半導体チップ2に形成されている電極パッドもと をワイヤ8で電気的に接放する接続工程が実施される。 【0082】図21は、キャピラリ29を用いてワイヤ (例えば食ワイヤ)8をリード3に形成されたポンディ ングパッド郎27(図16参照)と電極パッド6との間 に配放する処理を示している。原知のように、半選は装 置1の電気的特性を向上させる面からはワイヤ8の長さ は短い方がよく、また半導体製造1の小型化度型化のた めにはワイヤ8は低ループであることが登ましい。

【0083】このため、ワイヤ8を配放するのに低ルー 10 により封止された模成となる。 プポンディング圧を採用することが望ましい。低ループ ポンディング法も種々の方法が健実されているが、例え ば先ず半導体チップ2に形成されている危軽パッド6に ワイヤ8をポンディングし、炊いて重直上方にキャピラ リ29を移動させた後に水平方向に移動させてリード3 にポンディングする、いわゆる逆打ち炷を用いる根成と してもよい.

【0084】上記のように、リード3と竜極パッド6と を電気的に接続するのにワイヤボンディング法を用いる きる。また、リード3と電板パッド6との間におけるワ イヤ8の引き回しも比較的自由度を持って行うことがで きる。尚、図22は、接続工程を実施することによりり ード3と電極パッド6との間にワイヤ8が配置された状 蛾を示している.

【0085】上記のように推奨工程を実施することによ り、毎個パッド6とリード3とがワイヤ8により電気的 に接続されると、 続いて半導体チップ 2 の所定部分に封 止樹脂 4 を配数する對止樹脂配数工程が実施される。以 下、図23万至図25を用いて封止出程配数工程につい 10 て放明する.

【0086】図23は、上記の各工権を実施することに よりリードフレーム11.ワイヤ8年が配設された半導 体テップ2を全型30に狭着した状態を示している。全 型30は上型31と下型32とにより構成されており。 リードフレーム11が上型31と下型32との間にクラ ンプされることにより、半導体チップ2は必型30内に 禁着される.

【0087】上型31は、牛綱体チップ2が装着された 状態で突起9及びリードフレーム11のクレドール33~40~ と当まする保庇とされている。 交記 9 の高さとクレドー ル33の高さは等しいため、よって上型31の形状は平 紙形状とされている。また、下型32は基準された半導 体チップ2の側部に空間部を有したキャビティ形状を有 しており、また半退体チップ2の区における底面にキャ ビディ33の圧圧と当様でを構成とされている。

(0088)このように、特止単隔配立工権で無いる上

装置1の製品コストの佐城に寄与することができる。 【0089】図24は金型30に對止化症4(製地で示 丁)を充填した状態を示している。企型30に対止機能 4 を充填することにより、半導体チップ2の下型3 1 と 当推した上面(図23万至図25では下廊に位置する) を除く外苑面は対止抱除4により封止される。また、半 薬はチップ2の疾動に配設されているリード3及びワイ 〒8も封止祝館4により封止された状態となる。また、 共民9も上型31と当接している解節を除き對止機能く

12

[0090] 図25は、封止樹脂4が充填処理された半 導体チップ2を金型30から触型した状態を示してい る。何回に示されるように、半導体チップ2の上面2 a は対止密線4より変出しており、よってこの上面2ヵよ り半端体デップでで発生する熱を効率よく放無させるこ とができる。また、突起9の雑部9aも対止樹路4から 外部に促出しており、従ってこの認能 9 a モ外部技統認 子として用いることができる。

【0091】図25に示される状態において、図中一点 ことにより、容易かつ高速度に接近処理を行うことがで、10 議算で示す箇所でリードフレーム11を切断することに より半導体装置を摂成しても、配1に示す半導体装置1 と同様の効果を実現することができる。しかるに、図2 5に示す状態では、外部技技第子として組能する交配 9 の雑載9aが封止樹間4の芸面と話面ーとなっているた め、実装基版10に対する実装性が不良である。このた め、本実施例においては、対止樹脂配設工程が終了した 後、戦闘90にバン邸5を形成するバンブ形成工程を実 嬉している。以下、パンプ形成工程を図26万至図30 モ用いて広明する.

> 【0092】パンプ形成工程においては、元ず四26に 示すように、好止影覧4が配設された半導体チップ2の 全面に対してホーニング処理を行い、残留する樹脂異等 を除去すると共に、突起9の攻部9aを発表に外部に攻 出させる。ホーニング処理が終了すると、琥いて図27 に示すように、対止密路4が配放された半導体チップ2 モギ田様34に反訳し、 突起9の電缸9aに半日を用い て外盆メッキを行う(半田根を参照符号35で示す)。 この外数メッキに用いる半田としては、例えばPb:S n=1:9の地域比を有する半田の西用が考えられる。 ◎20は、上記の方はメッキにより突起9の蝶部9aに 半田順35が形成された状態を示している。

【0093】上記のように外装メッキ処理が終了する と、戌いて半田は35が形成された交配9の年配9ぁに パンプ5が形成される。このパンプ5の形成方ほとして に指々の方法を採用することができ、例えば効率よくか つな名にバンプ5を形成しうる狂客パンプ方法を用いて 形成してもよい。 囚ごらは、 パンプミが突起をの数熱を

リードフレーム11の切断処理が行われ、これにより、 図30に示される半導体装置1が形成される。尚、この リードフレーム11の切断処理に先立ち、切断処理を容 あにするためにリードフレーム 1 1 の切断箇所にハーフ エッチング処理を行ってもよい。

【0095】上記のように製造された半導体装置1に対 しては、肥いて適正に作動するかどうかをは駄するはは 工程が実施される。図31及び図33は、天々異なる半 耳体装置1の試験方法を示している。図31に示される ット36を用い、このソケット36に半導体基置1を禁 若することによりパーイン等の以及を行うものである. 【0096】また、図32に示されるは以方法は、プロ ープ37を用いて半導体装置1の区数を行う方法であ る。半導体装置1は、對止按脂4の側部位置にリード3 の螺形が封止制配4から奪出した模式とされている。本 試験方法では、これを利用して封止樹脂4から毎出した リード3にプロープ37を推触させて試験を行う様成と されている。よって、本試験方法を採用することによ り、中導体数位1を実装蓄板10に実装した後において 10 も以数を行うことが可能となる。

【0097】図33は、半導体装置1を実装益板10に 実践する実験工程を示している。半導体装置1を実容基 近10に実装する方法としては、用知の種々の方法を採 用すすることが可能である。矢えば、赤外菜リフロー方 法を用い、半導体装置1に設けられているパンプ5を実 装器板10に形成されている電極郎38にベースト等を 用いて仮止めし、その上で赤外線リフロー炉においてバ ンプ5を容配させることによりパンプ5と電径部38と を接合する方法を用いてもよい。

【0098】続いて、上記した半導体装置の製造方法の 変形例について以下説明する。図34万至図37は、夫 々央尼9の文形例を示している。図34(A)。(B) に示される突起9Aは、その形状を円柱状とした構成で ある。また、図37(C)に示される突起9Bは、その 形状を角柱状とした横成である。このように、突起9. 9 A、9 Bの平面形状は程々選定できるものであり、バ ンプ5の接合性及び実装基板10に形成されている電板 部38の形状毎に応じて任意に形状を選定することが可 9. 9A. 9Bを形成する場合には、図6に示す交配形 成位区14に反放するマスク13の形状を通复選定する ことにより突取9、9A、9日の平断形状を容易に新草 する形状とすることができる。

【0099】また、図35 (A) に示される発起90の ように上面に常曲状凹部を形成した根成としてもよくご 図35(日)に示される交易り口のように上面中央氏に

日によれば、突起表面における面積を大きくすることが できパンプ5との複合性の向上を図ることができる。 尚、上記の突起9C~9Eは、リード3の所定交起形成 位置に、現る性接着効率を用いて固定された構成とされ ている。

【0100】また区35 (D) に示すのは、リード3を プレス加工等により直接登位変形させることにより突起 9Fを形成したものである。このようにプレス加工与の 型性加工を用いて突起9Fモ形成することにより、極め 盆放方法では、パンプ5を装着しうる構成とされたソケー10 て容易に突起9Fモ形成することができる。しかるに、 この形式方柱では、突起9Fのあさは微性加工吸引値を 上限とし、それ以上の高さに改定することはできないと いう問題点も有する。

> 【0101】また、図36に示すのは、突起9日も形成 するのにワイヤポンディング技術を用い、スタッドパン プラボ 他の突起経路位置に形成することにより突起 9 G としたことを特定とするものである。 図36 (A) は突 配9Gの形成方法を示しており、また図36(B)は突 お90を世大して示している。

【0102】上尺のように、突起9Gモワイヤポンディ ング技術を用いスタッドパンプで形成することにより、 任意の位置に突起9Gモ形成することが可能となり、外 部技技数子となる交配9Gモ所定位置に容易に形成する ことができる。また、突起9Gの形成は、半導体装置の 製造工程の内、技統工程においてワイヤ8の配政時に一 活的に形成することが可能となり、製造工程の新略化を 囚ることができる。

【0103】また、突起9Gの高さはスタッドバンブモ 複数据核み並ねて配款することにより任意に設定するこ 36 とができる。 区37(A)に示される疾起9Hは、スタ ッドパンプモ3個なみ重ねることにより図36 (B) に 示される1個のスタッドパンプにより突起9日モ形成し た様成に比べて高さを高くしたものである。

【0104】また突起の高さを高くする他の方法として ック状の高電性部材41を導氧性核差弱等により固定し ておき、この導電性節料41の上断に図37 (C) に示 されるようにスタッドパンプ42モ形成し、独居された 運業性部材41とズタッドパンプ42とが降倒して突起 略である。具体的には、例えばエッチング性により突起 (O 9) を形成する構成としてもよい。この模成の場合、突 尼91の高さは遅竜性部材41の高さにより決められる こととなるが、プロック状の導電性配材41は種々の大 きさのものが後供されており、よって突起91のあさそ 任意に設定することができる。

> 【0105】図38は、推合工程の業形例を示してい な、上記した実施例では、図16万里図20に示したよ うに半ぬはチップでとリードフレーム11とを形足事件

【0106】また、テープ状体を刺45の配給位置は、 半導体チップ2の上面だけではなく、図38に示される ようリードフレーム11の下面にも設けてもよく、また リードフレーム11の下面のみに設けた核柱としてもよ い。更に、テープ状態を刺4.5の配数範囲は、電極バッ ド6の形成位置を除く区中矢印义で示す範囲であれば、 自由に設定することができる。尚、テーブ状態着前45 は、半等体チップ2とリードフレーム11とを包気的に 絶縁する必要があるため、絶縁性狭窄取である必要があ 10 起9も装着する凹部を形成しておくことにより、図45

【0107】図39乃至図42は、接枝工锭の変形例を 示している。上記した実施例では、図21及び図22に 示されるように勾匠パッド6とリード3とを接続するの にワイヤ8を用いた構成を示したが、図39万至図42 に示す変形例では電極パッド6とリード3とを直接推接 するダイレクトリードホンディング(DLB)方柱を用 いたことを特徴としている。

【0108】@39及び図40に示す例では、リード3 を例えば超音波旋動子に接続された接合給具46モ用い 10 の効果も実現することができる。建攻項1及び建攻項2 て直接的に発症パッド6に任合する構成とされている。 しかろに、この状成では超音放振動する接合指具 4.6に より、単極パッド6にダメージが発生するおそれがあ

【0109】そこで図41及び図42に示す例では、チ め電低パッド6にスタッドパンプ47を配款しておき、 このスタッドバンブ47にリード3を当後させた上で加 然た異48 を用いてスタッドパンプ47を加熱熔散し竜 伍パッド6とリード3を推統する様成とされている。こ の技統方法によれば、電極パッド6が損傷するおそれは 30 なく、接続工程の信頼性を向上させることができる。

【0110】また、図39乃至図42に示した核原工程 によれば、ワイヤ8を用いて電質パッド6とリード3そ 技統する構成に比べて電気抵抗を低減できるため、半導 体装匠1の電気特性を向上させることができ、高速の半 選件チップ 2 に対応することができる。

【0111】図43万室図44は、耐止機構記載工程の 変形例を示している。上記した実施的では、図23及び 図24に示されるように全型30を検成する下型32の ・キャピティ底面は半端はテップ2の上面2aと直接当後 し、この上面28には放熱特性を向上させる部から封止 形指 4 が配益されない反应とされていた。

【0112】 しかろに、半導体装置1が使用される張坡 が厳しい(例えば、多度模様)時には放熱性よりも耐症 性等をより必要とする場合が生じ、このような場合には 封止出緯 4 により半導体チップ 2 を完全に昇止する必要 がある。匿名3及び匿名4に示す金型50は、半退化チ ップ2を対とを拒ゅて完全に打止する機成ともだてい.

ャピティ5.2が、図43に示されるように半週はチップ 2の外周節から経路しており、よって図44に示される ように封止樹脂 4 を企製に充填した状態で半路体チップ 121201111日 日本 はいままれた はいましなる。 このよ うに、半導体チップ2に対する針止樹脂4の底設位置 は、金型30、50に形成されるキャビディ33、52 の形状を確宜変更することにより任意に改定することが できる.

22

【0114】また、上型31にリード3に形成された来 に示されるような疾起9が対止制躍4から大きく突出し た横成の半導体禁電60を形成することも可能である。 図45に示す半導体装置60は、突起9が対止制度4か ら大きく英出しているため実施基板10に対する実装性 は良好であり、よって救記した実施的に係る半耳は芸蕉 1のようにパンプ5を設ける必要はなく、半導体装置6 0の製造工程の簡単化を図ることができる。

[0115]

【兒明の効果】上述の如く本兒明によれば、下足の後々 記載の発明によれば、半導体チップは対止樹厚により封 止されるため、耐熱性、磁気的強度及び耐風性を向上さ こうここができる。また、電包パッドとリードとの間で 配親を引き回すことができるため、リードのレイアウト を草匠パッドのレイアウトに何わらず設定することが可 能となり、実装基板とのマッチング性を向上させること ができる。また、対止樹稈は引き回された配葉を提供に 保護するためこれによってもは無性を向上させることが でき、また外部技統総子は対止制度から貸出しているだ め実装基板との考案的投稿を収集に行うことができる。 【01】6】また、鉄本項3記転の発明によれば、速末 半導体チップとリードとの絶及材として配設されるポリ イミド旗を接着剤として用いてるため、半導体チップと リードの絶縁とは合を一括的に行うことができ、よって 絶縁材と技場剤とも別価に配設する構成に比べて検法の

【0117】また、鉄水頂4記載の発明によれば、交起 モリードと一体的に形成したことにより、突起とリード を別部の材料により構成する場合に比べて構造の原単化 を図ることができる。また、は水張5花載の発明によれ ば、配線としてワイヤモ用いたことにより、何応したる ^{近 17.11} じょりードとの間における配差の引き回しを容易 に行うことができる。

簡単化及び製造の容易化を図ることができる。

【0118】また、技术圧6記載の発明によれば、突尼 にパンプを形成したことにより、交起を直接実営基板に 実装する様式に比べて、半導体装置の実装基板への採択 を容易に行うことができる。また、技术事で記むの兄仰 经运出证 "接在下端外面,不可以从上,就是在中的他人

【0119】また、採焼工程では半導体チップに形成さ れている竜極パッドと前記リードとを配譲を引き回し接 校するため、この引き回しを建立設定することにより、 2年パッドのレイアウトに対してリードのレイアウトモ 変更することが可能となる。また、半導体装置はリード 形成工程、接合工程、接続工程及び耐止根据配数工程の 4 工程のみて製造される。このように少ない工程で半路 体系定が設治されるため、生産効率を向上させることが、 $10 = \{ oldsymbol{ol{ol}}}}}}}}}}}}}}}}}}}$

【0120】また、放求項8記載の発明によれば、ポリ イミド級に印加する産皮等を所定範囲内に制御すること なく住合処理を行うことができるため、住合処理を容易 に行うことができる。また、設攻項8記載の発明に上れ ば、核球工性で、電磁パッドとリードとモダイレクトリ ードポンディング圧を用いて電気的に投放するため、原 単かつ確実に電医パッドとリードとの技統処理を行うこ

朝によれば、アウターリード都のリードピッチに対して インナーリード部のリードピッチが小さく設定されてい **るため、インナーリード部が電気的に接続される半導体** チップの電性パッドの配益ピッチが小さくてもこれに対 応させることができ、かつ実装基板と電気的に接続され るアウターリード邸のリードピッチは大きいため、実装 - 苗坂への実装性を向上させることができる。また、突起 がアウターリード邸に形成されることにより、この突起 を外駆技院は子して用いることができ、これによっても 実装住を向上させることができる。

【0122】また、緑木頂12及び緑木頂13記載の発 明によれば、交配が一体的に形成された鉄ビッチのリー ドを容易に形成することができる。また、数求項14記 戦の見明によれば、リードパターンを形成するリードパ ターン形成工匠と、突起も形成する突起形成工程とを別 四に行うことにより、基材の厚さも突起の高さに拘わら ず迷定することができ、よって得い益材を用いることに よりリードパターンの衣ピッチ化を図ることができる。 また、突起形成工程においては、任意の高さを有する突 起を形成することが可能となり、設計の自由度を向上さ (0) ド森も配設する処理を収明するための区である。 せることができる.

【0123】更に、鉄水項15万至17記載の発明によ れば、英尼形成工程において突起の形成を容易に行うこ とができる。

【図面の原単な故明】

【図】】 本発明の一貫筋術である半進体は居を示す断面 図である.

「アランカのなこしかはホームともほりがせるニャウェ

示す底面図である。

【図4】本発明の一套箱帆である半選体装置の変形のそ 示す底面図である。

【図 5】 本発明に任るリードフレームの製造方住の第 1 実筋例を収明するための図であり、基材を示す図であ 珞.

【図6】本発明に係るリードフレームの製造方法の第1 実施例を収明するための区であり、所定位置にマスクを 尼立した世界を示す区である。

実施例を説明するための図であり、第1のエッチングエ 促が終了した状態を示す図である。

【図8】本見明に係るリードフレームの製造方法の第1 実施例を説明するための図であり、所定位度にマスクを 配設した状態を示す必である。

【図9】本発明に係るリードフレームの製造方法の第1 実施例を説明するための図であり、完成したリードフレ ームを示す因である。

【図10】本発明に係るリードフレームの製造方法の第 【0121】また、請求項10及び該求項11記載の発 20 2実施例を説明するための図であり、第1の基材を示す 包である.

> 【図11】本見明に任るリードフレームの製造方法の選 2 実施例を説明するための配であり、第2の基材を示す

> 【図 1 2】 本発明に係るリードフレームの製造方法の第 2 実施例を説明するための図であり、第1の基材と第2 の基材を接合した状態を示す回である。

> 【図13】リードパターンと突起パターンとが重なり合 った郎位を拡大して示す平面図である。

30. 【図14】リードパターンと交起パターンとが重なり合 った郎位を拡大して示す例配匹である。

【囚15】本見朝に係るリードフレームの製造方柱の第 2 実施例を放射するための図であり、完成したリードフ レームモボオ図である。

【図16】本見明に係る半萬体装置の製造工程の接合工 役を説明するための区であり、ポンディングパッド部の 形成を奴別するための図である。

【図】7】本発明に紙る半導体装置の製造工程の指含工 役を説明するための図であり、半導体チップにポリイミ

【図18】本見明に係る半高体装置の設造工程の接合工 程を集明するための図であり、半路はチップにリードフ レームを配収する処理を放出するための図である。

【図】9】本発明に係る半進体装置の製造工程の接合工 屋を収断するための包であり、ボリイミド棋を接着刺と して規能させて半点体チップとリードフレームとを符合 する処理を説明するための色である。

示す図である。

【図21】本発明に任る半退体装置の製造工程の接段工 役を説明するための図であり、キャピラリを用いてワイ ヤの配牌処理を行っている状態を示す図である。

【図22】本発明に係る半導体装置の製造工程の推設工 程を説明するための図であり、電極パッドとリードとの 間にワイヤが配設された状態を示す図である。

【図23】本発明に係る半導体装置の製造工程の封止樹 **訴配款工程を説明するための図であり、半導体チップが 企型に装着された状態を放明するための図である。**

【図24】本発明に係る半導体装置の製造工程の封止樹 路配設工程を取明するための図であり、金型に封止部隊 が充填された状態を説明するための図である。

【図25】本兄明に係る半導体装置の製造工程の封止樹 和配益工程を説明するための図であり、 樹脂封止された 半導体チップが企型から解型された状態を反映するため

【図26】本発明に係る半導体装量の製造工程のパンプ 形成工程を改明するための図であり、ホーニング処理を 実施している状態を示す図である。

【図27】本発明に係る半導体装置の収益工程のパンプ 形成工匠を設明するための図であり、外袋メッキ処理を **夾能している状態を示す図である。**

【図28】本発明に係る半導体装度の製造工程のパンプ 形成工程を説明するための図であり、外装メッキ処理が 終了した状態を示す囚である。

【図29】本見明に係る半導体装置の製造工程のパンプ 形成工程を説明するための数であり、パンプを形成した 伏塚を示す図である.

【図3.0】本発明に係る半導体装置の製造工程のパンプ 30 9.9A~91 突起 形成工程を説明するための区であり、完成した半導体禁 屋を示す図である。

【図31】本発明に係る半導体基度の試験工程を説明す . るための図であり、ソケットを用いて私数を行う方法を 示す図である.

【図32】本発明に係る半進体装置の試験工程を説明す るための図であり、プローブを用いては数を行う方法を 示す感である.

【図33】半導体装置を実営基板に実際する実践工程を 説明するための図である。

【図34】突起の平面形状を具ならせた変形性を示す図 てある.

【図35】突起の断面形状を異ならせた変形性を示す図 てある.

【図36】 スタッドパンプにより交起を形成する構成を 説明するための弦である。

【図37】ステッドバンブにより芽居を形成する構成の

【図39】提環核成の変形例を示す図であり、電優パッ ドに直接リードを接続する方法を放明するための図であ

26

【図40】技統模成の変形依を示す図であり、電極パッ ドに直接リードが接続された状態を示す図である。

【図41】住統棋成の変形例を示す図であり、電極バッ ドにリードモスタッドパンプを介して程棟する方法を説 男するための図である。

【図42】接続装成の変形的も示す図であり、竜極パッ 10 ドにリードモスタッドパンプモ介して接続した状態を示 す回である。

【図43】対止樹脂配設工程の変形例を放明するための 囚であり、全型に半導体チップが装着された状態を示す 図である.

【図44】対止総理配設工程の変形例を説明するための 図であり、金型に対止側線が充填された状態を示す図で ある.

【図45】突起が封止密度より大きく突出した横成の半 導体装置を示す回である。

20 【符号の説明】

1.60 半氯体氨氯

2 半導体チップ

3 リード

3 a インナーリード部

3b アウターリード部

4 封止附股

5 パンプ

6 電極パッド

8 714

10 英尔亚板

11.20 リードフレーム

12 各村

13.17 マスク

21 第1の番材

22 第2の基材

23 リードパターン

2.4 英紀パターン

28 枯具

10 29 キャピラリ

30.50 全型

3 1 上型


32.51 下型


33.52 キャピティ


3 4 单色格


35 半田類


4.1 多氧性部科












(B) 4 5]



フロントページの氏を

(72) 発明者 字野 正

神奈川県川崎市中原区上小田中1015春

地 富士通株式会社内

(72)兒明智 庭沢 哲也

神奈川県川崎市中原区上小田中1015番

地 富士通株式会社内

(72) 発明者 脇 政樹

施児島県薩摩部入来町副田 5 9 5 0 番地 株式会社九州富士通エレクトロニクス内

V / PULYAN

JAPANESE PATENT LAID-OPEN PUBLICATION NO. HEISEI 8-306853

[TITLE OF THE INVENTION]

SEMICONDUCTOR DEVICE, FABRICATION METHOD THEREOF,

AND FABRICATION METHOD FOR LEAD FRAME

[CLAIMS]

5

10

15

1. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:

protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

- 2. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:
- 25 protrusions are formed on the leads, respectively, in

591561 vi

10

20

such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pads not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

- 3. The semiconductor device according to claim 1 or 2, wherein the semiconductor chip and the leads are bonded together by an adhesive comprised of a polyimide film.
- The semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such
 a fashion that it is integrally with an associated one of the leads.
 - 5. The semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

6. The semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump.

25
7. A method for fabricating a semiconductor device

\$\$1561 v:

10

comprising the steps of:

forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed;

arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together;

connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, respectively, thereby electrically connecting the electrode pads and the leads together; and

- forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.
- 8. The method according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.
- 25 9. The method according to claim 7 or 8, wherein the

electrode pads and the leads are el ctrically connected together using a direct lead bonding process at the connecting step.

10. A lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein

the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

- 10 Il. The lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2).
 - 12. A method for fabricating a lead frame according to claim 10 or 11, comprising:
- a primary etching step for conducting a half-etching

 process for a blank while using a mask arranged on the blank at the protrusion forming region; and
 - a secondary etching step for conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

25

13. A method for fabricating a lead frame according to claim 10 or 11, comprising the steps of:

preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other;

forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank;

forming a protrusion pattern on the second blank in such a fashion that the protrusion pattern is arranged at the protrusion forming region;

overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and

removing unnecessary portions of the first and second blanks.

20

5

.10

15

14. A method for fabricating a lead frame according to claim 10 or 11 comprising the steps of:

forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and

25 forming the protrusions at a desired region on the lead

pattern after completion of the lead pattern forming step.

- 15. The method according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.
- 16. The method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.
- 17. The method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

[DETAILED DESCRIPTION OF THE INVENTION] [FIELD OF THE INVENTION]

The present invention relates to a semiconductor device,
a method for fabricating the semiconductor device, and a method
for fabricating a lead frame used in the semiconductor device.
In particular, the present invention relates to a semiconductor
device having a structure encapsulating a semiconductor chip and
leads by resin, a method for fabricating the semiconductor

10

20

25

device, and a method for fabricating a lead frame used in the semiconductor device.

The recent trend of electronic appliances to be downsized has resulted in efforts to achieve an increased density
and increased mounting efficiency of semiconductor devices. It
is also expected to obtain an improvement in the reliability of
electronic appliances. In addition, there is demand for an
improvement in the reliability of semiconductor devices.
Furthermore, it is expected for semiconductor devices to achieve
a reduction in costs.

Accordingly, developments of semiconductor devices capable of satisfying the above mentioned demands are strongly required.

15 [DESCRIPTION OF THE PRIOR ART]

Recently, a flip chip type mounting structure has been proposed as a scheme capable of achieving a high-density mounting. Such a flip chip type mounting structure is widely used in multi chip modules (MCMs). In accordance with the flip chip mounting scheme applied to MCMs, no resin encapsulate is formed. Instead, bumps are formed on electrode pads of a semiconductor chip (bare chip), respectively. In this case, mounting of the bare chip is achieved by bonding the bare chip to electrode portions formed on a circuit board (mother board) in a face down bonding fashion.

20

25

In accordance with the use of the flip chip type mounting structure, it is possible to mount semiconductor devices on a mother board at a high density. An improvement in electrical characteristics is also achieved because the semiconductor devices are electrically connected to the mother board by means of bumps directly formed on the bare chips of the semiconductor devices.

[SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

However, the bare chips not encapsulated by resin involve problems in that they exhibit a degradation in heat resistance, mechanical strength, and temperature resistance. Furthermore, since bumps are directly formed on electrode pads formed on each bare chip, the layout of the electrode pads formed on the bare chip is rendered to be the layout of outer connecting terminals (bumps) as it is.

Generally, semiconductor chips have different layouts of electrode pads thereof in accordance with the manufacturers thereof. Accordingly, even for semiconductor devices having the same function, the user should design a wiring pattern of the mother board to match the kind of those semiconductor devices (manufacturer). In the conventional mounting structure using bare chips, there are problems of a degradation in the matching ability of semiconductor devices to the mother board and an increased burden to the user because no standardization for

10

15

25

outer electrode terminals of semiconductor devices is made.

In order to solve the above mentioned problems, the standardization may probably be made by processing the surface of a chip and forming a wiring on the processed chip surface. However, this scheme requires a number of processes with a high accuracy to form a desired wiring. Furthermore, there are problems of an increase in costs and a degradation in the efficiency of production.

The present invention has been made in view of the above mentioned problems, and an object of the invention is to provide a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device, which are capable of achieving a standardization of outer electrode terminals to keep the reliability of a semiconductor chip used, a reduction in costs, and an improvement in the efficiency of production.

[MEANS FOR SOLVING THE SUBJECT MATTERS]

The above subject matters can be solved by the following means.

The invention of claim 1 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the

10

15

20

25

semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

The invention of claim 2 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pads not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

The invention of claim 3 is characterized by the semiconductor device according to claim 1 or 2, wherein the semiconductor chip and the leads are bonded together by an adhesive comprised of a polyimide film.

The invention of claim 4 is characterized by the semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that

it is integrally with an associated one of the leads. The invention of claim 5 is characterized by the semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

5 The invention of claim 6 is characterized by the semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump. The invention of claim 4 is characterized by a method for fabricating a semiconductor device comprising the steps of: 10 forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed; arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film 15 between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together; connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, 20 respectively, thereby electrically connecting the electrode pads and the leads together; and forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.

The invention of claim 8 is characterized by the method

10

according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.

The invention of claim 9 is characterized by the method according to claim 7 or 8, wherein the electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

The invention of claim 10 is characterized by a lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

The invention of claim 11 is characterized by the lead
frame according to claim 10, wherein the lead pitch (Pout) of
the outer lead portions is substantially equal to the thickness
(W) of each lead at a region where the protrusion is formed,
and the lead pitch (Pin) of the inner lead portions corresponds
to about half the lead pitch (Pout) of the outer lead portions
(Pin = Pout/2). The invention of claim 12 is characterized by a
method for fabricating a lead frame according to claim 10 or 11,
comprising: a primary etching step for conducting a half-etching
process for a blank while using a mask arranged on the blank at
the protrusion forming region; and a secondary etching step for

10

15

20

conducting a half-etching process for the blank whil using a mask arranged on the blank at the lead forming region.

The invention of claim 13 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising the steps of: preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other; forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank; forming a protrusion pattern on the second blank in such a fashion that the protrusion pattern is arranged at the protrusion forming region; overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and removing unnecessary portions of the first and second blanks.

The invention of claim 14 is characterized by a method for fabricating a lead frame according to claim 10 or 11 comprising the steps of: forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead pattern after completion of the lead pattern forming step.

The invention of claim 15 is characterized by the method

10

according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.

The invention of claim 16 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.

The invention of claim 17 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

[FUNCTIONS]

Each of the above mentioned means serves as follows.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit

10

2.5

20

25

board can be surely provided.

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device while achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are

10

15

20

25

bonded together by maintaining the polyimide film at a certain temperature and a certain pressure, thereby causing the polyimide film to serve as an adnesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor chip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range.

In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process. In accordance with the invention of claim

10

15

10 and 11, the lead pitch of the outer lead portions is less than the lead pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12, it is possible to form leads each integrally formed with a protrusion by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions—and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads.

The pitch of the leads is determined by the thickness of the blank upon forming the leads. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank. Accordingly, a reduced lead pitch can be obtained when the blank has a reduced thickness.

25 Meanwhile, where leads provided with protrusions are

10

15

20

25

formed, the thickness of the blank is determined by the height of the protrusions. It is impossible to form leads having a small pitch by simply etching the blank having a thickness equal to the height of the protrusions. In accordance with the present invention, however, it is possible to form leads having a small pitch, even when the leads have a structure provided with protrusions, by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions, and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads. As apparent from the above description, the pitch of the protrusions can be reduced to a pitch substantially equal to the thickness of the blank.

In accordance with the invention of claim 13, the first and second blanks have thicknesses respectively selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other. For this reason, each of the first and second blanks has a thickness less than the height of the protrusions. In the lead pattern forming step, a lead pattern having the same shape as the whole shape of the leads is formed on the thin first blank. Accordingly, it is possible to reduce the lead pitch of the lead pattern formed in accordance with the above mentioned

10

15

20

25

relation between the blank thickness and lead pitch.

In the protrusion pattern forming step, a protrusion pattern is formed on the second blank in such a fashion that it is arranged at the protrusion forming region. In the bonding step, the first and second blanks are bonded together in a state in which they are overlapped with each other. The lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region. The blank thickness at the protrusion forming region corresponds to a desired height of the protrusions. At the removing step, unnecessary portions of the blanks are removed, thereby forming leads.

Accordingly, a reduction in lead pitch is achieved because the thickness of the blank used in the formation of the lead pattern is small. On the other hand, since the lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region, it is possible to form protrusions having a desired thickness. In accordance with the invention of claim 14, the lead pattern forming step and the protrusion forming step are conducted in a separate fashion. Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

191161 vi

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.

[EMBODIMENTS]

Now, preferred embodiments of the present invention will be described in conjunction with the annexed drawings. Figs. 1 and 2 illustrate a semiconductor device 1 according to an embodiment of the present invention. Fig. 1 is a cross-sectional view of the semiconductor device 1 whereas Fig. 2 is a bottom view of the semiconductor device 1.

As shown in the figures, the semiconductor device 1 mainly includes a semiconductor chip 2, a plurality of leads 3, a resin encapsulate 4, and bumps 5. The semiconductor chip 2 is provided at the central portion of its lower surface with a plurality of electrode pads 6 arranged in a line. Each of the leads 3 has an inner lead portion 3a and an outer lead portion 3b. The leads 3 are bonded to the lower surface of the semiconductor chip 2 by means of a polyimide film 7.

The polyimide film 7 serves as an insulating member for electrically insulating the leads 3 from a circuit surface 2A formed on the lower surface of the semiconductor chip 2. The polyimide film 7 also serves as an adhesive for bonding the leads 3 to the semiconductor chip 2 as described hereinafter. Since the polyimide film 7 functions as both the insulating member and the adhesive, it is possible to simplify the

15

20

25

10

15

20

fabrication of the semiconductor device 1 which achieving an easy fabrication of the semiconductor device 1, as compared to the case in which the insulating member and the adhesive are separately provided.

Wires 8 are arranged between the inner leads 3a and the electrode pads 6 of the semiconductor chip 2, respectively. The semiconductor chip 2 is electrically connected with the leads 3 by the wires 8, respectively. A protrusion 9 is formed at a desired position of the outer lead portion 3b included in each lead 3 in such a fashion that it is integral with the outer lead portion 3b. In most cases, the leads 3 having the above mentioned structure are arranged on the lower surface of the semiconductor chip 2. This arrangement is called a "lead on chip (LOC)" structure. By virtue of this arrangement, the semiconductor device 1 can be miniaturized.

The resin encapsulate 4 is made of, for example, epoxy resin. This resin encapsulate 4 is formed in accordance with a molding process, as described hereinafter. The resin encapsulate 4 is disposed at the lower surface and side surfaces of the semiconductor chip 2 to have desired thicknesses, respectively. In the illustrated embodiment, the resin encapsulate 4 does not exist at the upper surface of the semiconductor chip 2, that is, a heat dissipation surface.

The resin encapsulate 4 is configured in such a fashion

25 that its thickness (indicated by the arrows H) from the surface

10

15

20

of the semiconductor chip 2 formed with the electrode pads ℓ , that is, the lower surface of the resin encapsulate 4, is not more than the height (indicated by the arrows W) from the lower surface of the resin encapsulate 4 to the tip of the protrusion 9, but not less than the height (indicated by the arrows h) from the lower surface of the resin encapsulate 4 to the apex of a roof of the wire 8 (h \leq H \leq W). By virtue of this configuration, at least the tip 9a of each protrusion 9 is surely exposed from the resin encapsulate 4. In this case, the wires 8 and the leads 3, except for the exposed portions of the protrusions 9, are encapsulated by the resin encapsulate 4.

Since the semiconductor device 1 of this embodiment is configured in such a fashion that a desired portion of the semiconductor chip (that is, the portion except for the upper surface) is encapsulated by the resin encapsulate, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Also, an improvement in the reliability of the semiconductor device 1 is achieved because the resin encapsulate 4 surely protects the wires 8. In addition, it is possible to surely obtain an electrical connection to a circuit board 10 because at least the tip 9a of each protrusion 9 serving as an outer connection terminal is surely exposed from the resin encapsulate 4.

Now, a description will be made in conjunction with a plurality of leads 3 arranged on the lower surface of the

10

15

20

25

semiconductor chip 2 while referring to Fig. 2. For the convenience of description, the resin encapsulate 4 arranged on the lower surface of the semiconductor chip 2 is removed from Fig. 2. As shown in Fig. 2, the leads 3 are configured in such a fashion that the lead pitch of adjacent inner lead portions la (indicated by the arrows Pin) is less than the lead pitch of adjacent outer lead portions 3b (indicated by the arrows Pout). In detail, the lead pitch Pin of the inner lead portions 3a corresponds to about half the lead pitch Pout of the outer lead portions 3b (Pin = Pout/2). The lead pitch Pout of the outer lead portions 3b is substantially equal to the thickness W of each lead 3 at a region where the protrusion 9 is formed.

. ..

Since the lead pitch Pin of the inner lead portions 3a is small as compared to the lead pitch Pout of the outer lead portions 3b, the inner lead portions 3a can cope with a possible small pitch of the electrode pads 6 of the semiconductor chip 2 to which the inner lead portions 3a are electrically connected. On the other hand, since the lead pitch Pout of the outer lead portions 3b (protrusions 9) electrically connected to the circuit board 10 is large, it is possible to achieve an improvement in the mounting efficiency of the semiconductor device 1 on the circuit board 10.

Meanwhile, the semiconductor device 1 according to the illustrated embodiment has a configuration in which the electrical connection of the electrode pads 6 arranged on the

15

20

25

semiconductor chip 2 to the circuit board 10 is not achieved by the bumps 5 directly formed on the electrode pads 6, but achieved by the wires 8 arranged between the electrode pads 6 and the inner leads 3a. Accordingly, an electrical signal from each electrode pad 6 can be transferred to the outside of the semiconductor device 1 via the associated lead 3 and wire 8. This makes it possible to set the layout of the leads 3 irrespective of the layout of the electrode pads 6.

In the case of Fig. 2, electrical signals from the <u>:0</u> electrode pads 6 centrally formed on the semiconductor chip 2 are outwardly transferred via the wires 8 and leads 3. Also, the protrusions 9, which serve as outer connecting terminals, are arranged at the peripheral portion of the semiconductor chip 2. Where the electrode pads 6 are formed at the peripheral portion of the semiconductor chip 2, as shown in Fig. 3, it is possible to arrange the protrusions 9 serving as outer connecting terminals at a region inside the electrode pads 6 because electrical signals from the electrode pads 6 can be outwardly transferred via the wires 8 and leads 3. Furthermore, the protrusions 9 serving as outer connecting terminals may be arranged at a region outside the semiconductor chip 2, as shown in Fig. 4.

Since electrical signals from the electrode pads 6 can be outwardly transferred using the leads and wires 8, an improvement in the matching ability of the semiconductor device

30

20

25

1 to the circuit board 10 is achieved. It is also possible to easily set the layout of the protrusions 9, which serve as outer connecting terminals, to be the layout of standard outer connecting terminals. Accordingly, a reduction in the burden to the user of the semiconductor device 1 is achieved.

Now, a method for fabricating the semiconductor device 1 having the above mentioned configuration will be described. Th semiconductor device 1 according to the present invention is fabricated using four basic processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process, along with two additional processes, that is, a bump forming process and a testing process. The fabrication method will be described in conjunction with the above mentioned processes, respectively.

15 Figs. 5 to 9 illustrate a first embodiment associated with the lead forming process. This lead forming process is a process for forming a lead frame 11 which is a blank for forming the leads 3. For the formation of the lead frame 11, a flat blank 12 is first prepared, as shown in Fig. 5. The blank 12 may be a lead frame blank made of, for example, 42 ALLOY and having a thickness corresponding to the height W of the protrusions 9.

Thereafter, a mask 13 (indicated by small dots) is arranged on the blank 12, as shown in Fig. 6. The mask 13 covers a region (denoted by the reference numeral 14) to be

10

15

20

formed with the protrusions 9 and a r gion (denoted by th reference numeral 15) to be formed with cradles.

After the arrangement of the mask 13, a half-etching process (primary etching process) is conducted for the blank 11. In the illustrated embodiment, the half-etching process for the blank 12 is carried out in accordance with a wet etching method (of course, other etching methods, for example, a dry etching method, may be used). The etching time is set so that the thickness of an etched portion (the white portion in Fig. 6) corresponds to about half the thickness W of the blank 12 (W/2).

Fig. 7 shows a state in which the mask 13 is removed after completion of the half-etching process. In this state, the blank 12 maintains the thickness W only at its portion corresponding to the region 14 to be formed with protrusions 9 and its portion corresponding to the region 15 to be formed with cracles 15. The remaining portion of the blank 12 (denoted by the reference numeral 16) has a thickness corresponding to W/2 by virtue of the half-etching.

After completion of the half-etching process as mentioned above, the blank 12 is subjected to another etching process under the condition in which a mask 17 (indicated by small dots) is arranged to cover a region (denoted by the reference numeral 18) to be formed with leads 3 along with the region 15 to be formed with cradles.

25 In accordance with the etching process (secondary etching

10

process), the portions of the blank 12 not covered with the mask 17 are removed. Thus, a lead frame 11 provided with a plurality of leads 3 having a structure as shown in Fig. 9 is obtained. If necessary, silver may be plated on a desired portion of the lead frame 11 (corresponding to the region formed with the leads 3).

The lead frame 11 formed as mentioned above has a structure in which each lead 3 has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In this structure, the protrusion 9 has a thickness corresponding to W whereas the inner lead portion 3a and the outer lead portion 3b except for its part corresponding to the region formed with the protrusion 9 have a thickness corresponding to W/2.

The relation between the lead pitch and the thickness of the blank 12 will now be described. The pitch of the leads 3 is determined by the thickness of the blank 12 upon forming the leads 3. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank 12. Accordingly, a reduced lead pitch can be obtained when the blank 12 has a reduced thickness.

Meanwhile, where leads 3 provided with protrusions 9 are formed, the thickness of the blank 12 is determined by the height of the protrusions 9. It is impossible to form leads having a small pitch by simply etching the blank 12 having a

25

10

thickness equal to the height of the protrusions 9. In accordance with the present invention, however, it is possible to form leads 3 having a small pitch (the lead pitch Fin in Fig. 11a), even when the leads 3 have a structure provided with protrusions 9, by conducting a primary etching process for the blank 12 in accordance with a half-etching method in such a fashion that the blank 12 has a reduced thickness (a thickness corresponding to about W/2) at its portion except for the region 14 to be formed with the protrusions 9, and then conducting a secondary etching process for the thickness-reduced portion of the blank 12 to form the leads 3. For the same reason, the pitch Pout of the protrusions 9 (outer lead portions 3b) can be reduced to a pitch substantially equal to the thickness W of the blank 12.

15 For instance, where a typical lead frame blank having a thickness of 0.10 mm is used, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.10 mm (Pout = 0.10 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.05 mm (Pin = 0.05 mm). In the case of a typical lead frame blank having a thickness of 0.15 mm, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.15 mm (Pout = 0.15 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.075 mm (Pin = 0.075 mm). Where a typical lead frame blank having a thickness

20

25

of 0.20 mm is used, it is possible to obtain a minimum pitch.

Pout of the outer lead portions 3b and protrusions 9

corresponding to 0.20 mm (Pout = 0.20 mm) and a minimum pitch.

Pin of the inner lead portions 3a corresponding to 0.11 mm .Fin = 0.10 mm).

On the other hand, the position of each protrusion 9 is determined by the position of the mask 13 shown in Fig. 6. That is, the position of each protrusion 9 can be optionally determined by appropriately varying the position of the mask 13.

For this reason, the positions of the protrusions 9 serving as outer connecting terminals can be set within a certain degree of freedom in accordance with a lead forming method included in the illustrated embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

Next, a second embodiment associated with the lead forming process will be described. Figs. 10 to 15 illustrate the second embodiment associated with the lead forming process. For the formation of a lead frame 20 in this embodiment, a first blank 21 shown in Fig. 10 and a second blank 22 shown in Fig. 11 are first prepared.

The thicknesses of the blanks 21 and 22 are determined so that the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9. In this embodiment, the thicknesses of the blanks 21 and 22

10

15

20

25

are set to be W/2, respectively. The blanks 21 and 22 have different thicknesses, respectively, in so far as the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9.

The first blank 21 shown in Fig. 10 is made of a lead frame material such as 42 ALLOY. This first blank 21 has a structure formed with a lead pattern 23 having the same pattern shape as that of the leads 3 when viewed in a plan view. This structure of the first blank 21 is obtained by previously conducting an etching process or a press-punching process for the first blank 21. However, the lead pattern 23 of the first blank 21 has no protrusion in accordance with this lead forming process, as different from the lead forming process in which the protrusions 9 are formed. Accordingly, the lead pattern 23 has a thickness of W/2 at the entire portion thereof. In Fig. 10, the reference numeral 25 denotes a position determining slot which is formed during the formation of the lead pattern 23.

On the other hand, the second blank 22 shown in Fig. 11 is made of a lead frame material such as 42 ALLOY. This second blank 22 has a structure formed with a protrusion pattern 24. This structure of the second blank 22 is obtained by conducting an etching process or a press-punching process for the second blank 22. The protrusion pattern 24 has a straight line pattern shape. In the protrusion pattern 24, regions to be formed with a certain number of protrusions 9 are arranged in parallel while

being laterally spaced from one another. In Fig. 11, the reference numeral 26 denotes a position determining slot which is formed during the formation of the protrusion pattern 24.

mentioned structures are then overlapped with each other by vertically aligning the position determining slots 25 and 26 with each other. In the overlapping state, the first and second blanks 21 and 22 are bonded together. The bonding of the first and second blanks 21 and 22 may be achieved using a conductive adhesive or a welding process. Fig. 12 shows the bonded state of the first and second blanks 21 and 22.

In the bonded state of the first and second blanks 21 and 22, the protrusion pattern 24 of the second blank 22 overlaps with protrusion forming regions on the lead pattern 23 of the first blank 22.

Fig. 13 is a plan view illustrating, in a enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. Also, Fig. 14 is a cross-sectional view illustrating, in an enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. As shown in Figs. 13 and 14, the lead pattern 23 having a thickness of W/2 corresponding to half the total thickness of the blanks overlaps, in a cross fashion, with the protrusion pattern 24 having a thickness of W/2 corresponding to half the total thickness of the blanks. Accordingly, the regions to be formed

10

15

with the protrusions 9 have a thickness W corresponding to the total blank thickness. Accordingly, this thickness W is rendered to be the height of each protrusion 9 (Fig. 14).

After completion of the bonding process for the first and second blanks 21 and 22, the resulting structure is partially removed at its portion except for the portion where the lead pattern 23 and protrusion pattern 24 cross, using a pressing process or the like, thereby forming a lead frame 20 having leads 3 integrally formed with protrusions 9, as shown in Fig. 15.

Similarly to the lead frame 11 fabricated in accordance with the first embodiment, each lead 3 of the lead frame 20 fabricated in accordance with this embodiment has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In accordance with this embodiment, the lead pattern 23 can be formed to have a small pitch because the first blank 21 has a thickness corresponding to W/2. This will be apparent by referring to the above mentioned relation between the lead pitch and the blank thickness.

Meanwhile, the position of each protrusion 9 is

determined by the position of the protrusion pattern 24 formed
at the second blank 22. That is, the position of each
protrusion 9 can be optionally determined by appropriately
varying the position of the protrusion pattern 24. For this
reason, the positions of the protrusions 9 serving as outer

10

15

20

25

connecting terminals can be set within a certain degree of freedom in accordance with the lead forming method included in this embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

After the lead frame 11 or 20 (in the following description, only the lead frame 11 will be referred) is fabricated in accordance with the above mentioned lead forming process, a bonding process for bonding the lead frame 11 and semiconductor chip 2 together is conducted. Now, the bonding process will be described in conjunction with Figs. 16 to 20.

In this bonding process, gold is plated on the inner lead portions 3a of the lead frame 11 at regions where wires 8 are to be bonded in a subsequent connecting process, thereby forming bonding areas 27, as shown in Fig. 16.

Also, a polyimide film 7 is arranged on the surface of the semiconductor chip 2 formed with the electrode pads 6 in such a fashion that only the electrode pads 6 are exposed. The polyimide film 7 is made of a polyimide material having a glass transition point of 100 to 300 °C. In the state of Fig. 17, the polyimide film 7 is simply in a state laid on the semiconductor chip 2. In order to prevent the polyimide film 7 from being separated from the semiconductor chip 2, accordingly, the semiconductor chip 2 is arranged in such a fashion that its surface formed with the electrode pads 6 is upwardly positioned.

10

15

20

25

In other words, the semiconductor chip 2 is in a bare chip state not encapsulated by resin. The polyimide film 7 may be previously formed on the semiconductor chip 2 during a wafer process for forming the semiconductor chip 2.

Subsequently, the lead frame 11 shown in Fig. 18 is laid on the semiconductor chip 2 on which the polyimide frlm 7 is laid. The leads 3 (inner lead portions 3a) formed on the lead frame 11 face, in a high accuracy, the electrode pads 6 formed on the semiconductor chip 2. Thus, the position of the lead frame 11 is determined.

After the lead frame 11 is laid in position on the semiconductor chip 2, as mentioned above, a die 28 is lowered to press the lead frame 11 against the semiconductor chip 2, as shown in Fig. 19. The die 28 is equipped with a heating unit. Heat generated from the die 28 is applied to the polyimide film 7 via the lead frame 11.

The polyimide film 7 typically serves as an insulating member for electrically insulating the semiconductor chip 2 and lead frame 11 from each other, as in conventional cases.

However, the inventors found the fact that the polyimide film 7 can serve as an adhesive when it is under a certain condition.

In detail, where the polyimide film 7 is made of a polyimide material having a glass transition point of 100 to 300°C, it can serve as an adhesive when it is heated to a temperature higher than the glass transition point by 100 to 200°C while being

10

applied with a pressure of 1 to 10 Kgf/cm².

In view of the above mentioned fact, the polyimide film T is heated to a temperature higher than the glass transition point by 100 to 200°C by the heater equipped in the die 28 upon bonding the semiconductor chip 2 and lead frame 11 to each other while being applied with a pressure of 1 to 10 Kgf/cm² by the die 28 in accordance with the present invention. Accordingly, the polyimide film 7 can serve as an adhesive. Thus, it is possible to bond the semiconductor chip 2 and lead frame 11 to each other by means of the polyimide film 7.

In accordance with the above mentioned configuration, it is unnecessary to use a separate adhesive for bonding the semiconductor chip 2 and lead frame 11 to each other, as compared to conventional cases using a polyimide film.

- Accordingly, it is possible to achieve a reduction in costs and a reduction in the number of processing steps used in the fabrication of the semiconductor device 1. Fig. 20 illustrates a state in which the semiconductor chip 2 and lead frame 11 are bonded to each other by the polyimide film 7.
- Although the bonding between the semiconductor chip 2 and lead frame 11 is achieved in accordance with the bonding method using the polyimide film 7, it may be achieved using other methods. For example, the bonding between the semiconductor chip 2 and lead frame 11 may be achieved using a method in which an adhesive is applied to both surfaces of the polyimide film

10

15

20

25

interposed between the semiconductor chip 2 and lead frame 11, as in conventional cases. Where this method is used, it is unnecessary to carry out a temperature control and a pressure control for the polyimide film. Accordingly, the bonding process is simply achieved.

After the semiconductor chip 2 and lead frame 11 are bonded to each other in accordance with the bonding process, a connecting process is carried out to electrically connect the leads 3 formed on the lead frame 11 to the electrode pads 6 formed on the semiconductor chip 2 by means of wires 8, respectively.

Fig. 21 illustrates a process for mounting each wire (for example, a gold wire) 8 between the bonding pad 27 (Fig. 16) formed on an associated one of the leads 3 and an associated one of the electrode pads 6 using capillaries 29. As well known, it is desirable for each wire 8 to be short in terms of an improvement in the electrical characteristics of the semiconductor device 1. On the other hand, in terms of a miniaturization and thinness of the semiconductor device 1, it is desirable for each wire 8 to have a low roof.

For this reason, it is preferred that a low-roof bonding process be used in mounting the wires 8. For such a low-roof bonding process, a variety of methods are known. For example, a method may be used in which each wire 8 is bonded at one end thereof to an associated one of the electrode pad 6 formed on

10

the semiconductor chip 2 and then bonded at the other end thereof to an associated one of the leads 3 by upwardly moving the capillary 29 associated with the other end of the wire 8, and then horizontally moving the capillary 29. A method called a "reverse stamping method" may also be used.

Since the leads 3 and electrode pads 6 are electrically connected together in accordance with the wire bonding process, it is possible to achieve the connecting process in an easy fashion and in a high accuracy. The shaping and connection of each wire 8 between the associated lead 3 and electrode pad 6 can be carried out within a certain degree of freedom. Fig. 22 illustrates the state of each wire 8 mounted between the associated lead 3 and electrode pad 6 after the connecting process is conducted.

20 After the leads and electrode pads 6 are electrically connected together in accordance with the connecting process, a resin encapsulating process is carried out to form a resin encapsulate 4 at a desired portion of the semiconductor chip 2. This resin encapsulating process will now be described in conjunction with Figs. 23 to 25.

Fig. 23 illustrates a state in which the semiconductor chip 2 mounted with the lead frame 11 and wires 8 is loaded in a mold 30. The mold 30 includes an upper mold 31 and a lower mold 32. The lead frame 11 is clamped between the upper and lower molds 31 and 32. Thus, the semiconductor chip 2 is mounted in

25

the mold 30.

5

10

15

20

25

The upper mold 31 is configured to come into contact with the protrusions 9 and the cradles 33 of the lead frame 11 in a loaded state of the semiconductor chip 2. Since the protrusions 9 have the same height as the cradles 33, the upper mold 31 maintains a flat plate shape. The lower mold 32 has a cavity defined with a space at each side of the semiconductor chip 2 loaded in the lower mold 32. The lower surface of the semiconductor chip 2 is in contact with the lower surface of the cavity 33.

Since the upper mold 31 used in the resin encapsulating process has a flat plate shape, and the cavity 33 defined in the lower mold 32 has a simple structure, it is possible to reduce the costs taken in the manufacture of the mold 30. Accordingly, a reduction in the costs taken in the fabrication of the semiconductor device 1 can be achieved.

Fig. 24 illustrates a state in which a resin encapsulate 4 (indicated by a number of small dots) is molded in the mold 30. As the resin encapsulate 4 is molded in the mold 30, the peripheral surface of the semiconductor chip 2 except for its upper surface (viewed as a lower surface in Figs. 23 to 25) contacting the lower mold 32 is encapsulated by the resin encapsulate 4. The leads 3 and wires 8 mounted to the lower surface of the semiconductor chip 2 are also encapsulated by the resin encapsulate 4. Also, each protrusion 9 except for its

10

portion contacting the upper mold 31 is encapsulated by the resin encapsulate 4.

Fig. 25 illustrates a state in which the semiconductor chip 2 encapsulated by the resin encapsulate 4 is unliasted from the mold 30. As shown in this figure, the upper surface Ia of the semiconductor chip 2 is exposed from the resin encapsulate 4. Accordingly, it is possible to effectively dissipate heat generated from the semiconductor chip 2 at the exposed upper surface 2a. The end 9a of each protrusion 9 is also outwardly exposed from the resin encapsulate 4. Accordingly, the end 9a can be used as an outer connecting terminal.

A semiconductor device is obtained by cutting the lead frame 11 from the structure shown in Fig. 25 along portions indicated by a dotted line in Fig. 25. Although this 15 semiconductor device can achieve the same effect as the semiconductor device shown in Fig. 1, 11 exhibits a degradation in the mounting efficiency thereof to the circuit board 10 because the end 9a of each protrusion 9 serving as an outer connecting terminal is substantially flush with the surface of 20 the resin encapsulate 4, as shown in Fig. 25. To this end, in accordance with the illustrated embodiment, a bump forming process for forming a bump 5 on the end 9a is conducted after completion of the resin encapsulating process. Hereinafter, the bump forming process will be described in conjunction with Figs. 25 26 to 30.

10

In the bump forming process, the semiconductor chip 3 encapsulated by the resin encapsulate 4 is subjected to a honing process at the entire surface thereof, as shown in Fig. 26. By this honing process, a resin layer existing on the end 9a of each protrusion 9 is completely removed, there causing the end 9a to be completely exposed. After completion of the honing process, the semiconductor chip 2 encapsulated by the resin encapsulate 4 is immersed in a solder bath 34, thereby causing the end 9a of each protrusion 9 to be plated by solder. The plated solder film is denoted by the reference numeral 35. The solder used in the solder plating process may be one having a composition of Pb : Sn = 1 : 9. Fig. 28 shows a state in which a solder film 35 is formed on the end 9a of each protrusion 9 in accordance with the solder plating process.

After completion of the above mentioned solder plating process, a bump 5 is formed on the end 9a of each protrusion 9 formed with the solder film 35. The formation of the bump 5 may be carried out using various methods. For example, a conventional bump forming method capable of effectively and easily forming bumps 5 may be used. Fig. 29 shows a state in which bumps 5 are formed on the ends 9a of the protrusions 9, respectively.

After the formation of the bump 5 on the end Fa of each protrusion 9, a process for cutting the lead frame 11 at positions indicated dotted lines in Fig. 29 is carried out.

25

10

25

20

After the cutting process is completed, a semiconductor device I shown in Fig. 30 is obtained. Prior to the process for cutting the lead frame 11, the portions of the lead frame 11 to be cut may be subjected to a half-etching process in order to allow the cutting process to be more easily conducted.

A testing process is then conducted for the semiconductor device 1 fabricated as mentioned above, in order to determine whether or not the fabricated semiconductor device 1 operates normally. Figs. 31 to 33 illustrate different testing methods for the semiconductor device 1, respectively. The testing method shown in fig. 31 uses a socket 36 having a configuration for mounting the bumps 5. In accordance with this testing method, a test such as a burning test is conducted in a state the semiconductor device 1 is mounted on the socket 36.

The testing method shown in Fig. 32 is a method for testing the semiconductor device 1 using probes 37. The semiconductor device 1 has a structure in which the end of each lead 3 is exposed from the side surface of the resin encapsulate 4. In view of this structure of the semiconductor device 1, the testing method is adapted to test the semiconductor device 1 using the probes 37 contacting the leads 3 exposed from the resin encapsulate 4. In accordance with this testing method, it is possible to conduct the testing process even after the semiconductor device 1 is mounted on the circuit board 10.

25 Fig. 33 illustrates a mounting process for mounting the

10

15

20

semiconductor device 1 on the circuit board 10. The process for mounting the semiconductor device 1 on the circuit board 10 can be achieved using a variety of well-known methods. For instance, an infrared reflow method may be used. In accordance with this infrared reflow method, each bump 5 formed on the semiconductor device 1 is temporarily fixed to an associated one of electrode portions 38 formed on the circuit board 10 suing a paste. The bump 5 is then melted by an infrared reflow furnace arranged over the semiconductor device 1, thereby causing it to be bonded to the associated electrode portion 36.

Now, examples modified from the above mentioned semiconductor device fabrication method will be described.

Figs. 34 to 37 illustrate modified structures of the protrusions 9, respectively. Figs. 34A and 34B illustrate a protrusion 9A having a circular column shape, respectively. Also, Fig. 34C illustrates a protrusion 9B having a square column shape. That is, the protrusion may have various planar shape, as in the protrusions 9, 9A, and 9B. The protrusion can have an optional shape in accordance with the bonding characteristics of the bump 5 and the shape of the electrode portion 3B formed on the circuit board 10. For example, the protrusion 9, 9A or 9B is formed using an etching method, it can have a desired planar shape by appropriately selecting the shape of the mask 13 arranged at the protrusion forming region 14 shown in Fig. 6.

The protrusion may also have a structure provided with a

10

15

round recess at the upper surface thereof, as in the protrusion 9C shown in Fig. 35(A). Also, the protrusion may hav a structure provided with a lump at a central portion of the upper surface thereof, as in the protrusion 9D shown in Fig. 35B. The protrusion may also have a structure provided with a rectangular recess at a central portion of the upper surface thereof, as in the protrusion 9E shown in Fig. 35C. In all the protrusions 9C to 9E, it is possible to obtain an increased protrusion surface area resulting in an improvement in the bondability to the bump 5. Furthermore, the protrusions 9C to 9E are adapted to be fixed to the lead 3 at a desired protrusion forming region.

Referring to Fig. 35D, a protrusion 9F is illustrated which is formed in accordance with a direct plastic deformation of the lead 3 by a pressing process. In this case, the protrusion 9F can be easily formed using a desired process such as a pressing process. However, this method has a problem in that the protrusion 9F cannot have a height more than a limitation for the plastic deformation.

Referring to Fig. 36, a protrusion 9G is illustrated

which is formed by forming a stud bump at a desired protrusion forming region in accordance with a wire bonding technique.

Fig. 36A illustrates a method for forming the protrusion 9G whereas Fig. 36B illustrates, in an enlarged scale, the protrusion 9G.

25 Where the protrusion 9G is formed to have a stud bump

10

15

20

25

shape in accordanc with a wire bonding technique, it is possible for the protrusion 9G to be formed at an optional position. The protrusion 9G serving as an outer connecting terminal can also be easily formed at a desired position. The formation of the protrusion 9G can be achieved simultaneously with the mounting of the wires 9 conducted in the connecting process included in the semiconductor device fabrication process. Thus, the entire fabrication process is simplified.

The height of the protrusion 9G can be optionally set by vertically overlapping a plurality of stud bumps together.

Referring to Fig. 37A, a protrusion 9H is illustrated which is formed by vertically overlapping three stud bumps together. In this case, the protrusion 9H has an increased height, as compared to the protrusion 9G of Fig. 36B constituted by one stud bump.

Another method for increasing the height of the protrusion is illustrated in Fig. 37B. In accordance with the method of Fig. 37B, a conductive member 41 having a plug shape is fixed to the lead 3 by means of a conductive adhesive. A stud bump 42 is then formed on the conductive member 41, as shown in Fig. 37C, so that the overlapping conductive member 41 and stud bump 42 cooperate to form a protrusion 91. In this case, the height of the protrusion 91 is determined by the height of the conductive member 41. Accordingly, the height of the protrusion 91 can be optionally set by using a plug-shaped

\$91861 v:

conductive member having a diverse size for the plug-shaped conductive member 41.

fig. 38 illustrates a modified bonding process. Although the semiconductor chip 2 and lead frame 11 are bonded together using the polyimide film 7 serving as an adhesive under a certain condition in accordance with the above mentioned embodiment, as shown in Figs. 16 to 20, they may be bonded together using a tape-shaped adhesive 45 in place of the polyimide film 7.

The tape-shaped adhesive 45 may be formed not only at the upper surface of the semiconductor chip 2, but also at the lower surface of the lead frame 11, as shown in Fig. 38.

Alternatively, the tape-shaped adhesive 45 may be formed only at the lower surface of the lead frame. Furthermore, the distribution range of the tape-shaped adhesive 45 may be freely set in so far as it is within a range indicated by the arrow X in Fig. 38, except for the region where the electrode pads 6 are formed. In addition, it is necessary for the tape-shaped adhesive 45 to be an insulating adhesive because the semiconductor chip 2 and lead frame 11 should be electrically insulated from each other.

Figs. 39 to 42 illustrate modified embodiments of the connecting process, respectively. Although the wires 8 are used for the connection between the electrode pads 6 and the leads 3 in accordance with the above mentioned embodiment, as shown in

25

3.0

15

20

Figs. 21 and 22, a direct lead bonding method is used to directly bond the electrode pads and leads 3 together in accordance with the modified embodiments of Figs. 39 to 42.

In the embodiment of Figs. 39 and 40, each lead 3 is directly bonded to an associated one of the electrode pads & using a bonding tool 46 connected to, for example, an ultrasonic vibrator. In this configuration, however, the electrode pad & may be damaged by the bonding tool 46 vibrating at an ultrasonic frequency. In the embodiment of Figs. 41 and 42, a stud bump 47 is mounted on each electrode pad 6. The stud bump 47 is then melted by a heating unit 48 in a state in which it comes into contact with the lead 3, thereby causing the electrode pad 6 to be connected to the lead 3. In accordance with this connecting method, there is no damage to the electrode pad 6. An improvement in the reliability of the connecting process is also achieved.

In accordance with the connecting processes of Figs. 39 to 42, it is possible to achieve a reduction in electrical resistance, as compared to a configuration in which the connection between the electrode pads 6 and the leads 3 is provided by the wires 8. Accordingly, an improvement in the electrical characteristics of the semiconductor device 1 is achieved. The semiconductor device 1 also cope with a high-speed semiconductor chip.

Figs. 43 and 44 illustrated a modified embodiment of the

20

resin encapsulating process. In the above mentioned embodiment, the bottom surface of the cavity defined in the lower mold 32 included in the mold 30 is in direct contact with the upper surface 2a of the semiconductor chip 2. The upper surface 1a of the semiconductor chip 2 is not encapsulated by the resin encapsulate 4 so that it serves as a surface for improving the heat dissipation characteristics.

Under strict environment, for example, high-temperature environment, the semiconductor device 1 may require a temperature resistance rather than the heat dissipation characteristics. In such a case, it is necessary to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4. Referring to Figs. 43 and 44, a mold 50 is illustrated which is configured to completely encapsulate the semiconductor chip 2 by the resin encapsulate.

In detail, a cavity 52 defined in a lower mold 51 is spaced apart from the peripheral surface of the semiconductor chip 2 at its side surface, as shown in Fig. 43. Accordingly, when the resin encapsulate 4 is molded in the mold, the semiconductor chip 2 is completely encapsulated by the resin encapsulate 4, as shown in Fig. 44. The formation region of the resin encapsulate 4 encapsulating the semiconductor chip 2 can be optionally set by appropriately varying the shape of the cavity 33 or 52 of the mold 30 or 50.

Where the upper mold 31 has a recess for mounting the

protrusion 9 formed on ach lead 3 therein, it is possible to obtain a semiconductor device 60 in which the protrusion 9 is greatly protruded from the resin encapsulate 4, as shown in Fig. 45. The semiconductor device 60 shown in Fig. 45 exhibits an improved mounting efficiency to the circuit board 10 because the protrusion 9 is greatly protruded from the resin encapsulate 4. Also, it is unnecessary to form the bumps 5, as in the above mentioned embodiments. Accordingly, it is possible to simplify the fabrication process for the semiconductor device 60.

10

15

20

25

5

[EFFECTS OF THE INVENTION]

As apparent from the above description, various effects are obtained in accordance with the present invention.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit board can be surely provided.

191161 v:

10

15

20

25

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive. Accordingly, it is possible to simplify the structure of the semiconductor device which achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are bonded together by maintaining the polyimide film at a certain

3.0

15

20

25

temperature and a certain pressure, thereby causing the polyimide film to serve as an adhesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor thip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range. In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process.

In accordance with the invention of claim 10 and 11, the lead pitch of the outer lead portions is less than the lead

15

20

pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12 and 13, it is possible to easily form leads of a small pitch integrally formed with protrusions. In accordance with the invention of claim 14, the lead pattern forming process and the protrusion forming process are conducted in a separate fashion.

Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.